期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

一种低功耗14位10MS/s流水线A/D转换器 被引量：1

A Low Power 14-Bit 10 MS/s Pipelined A/D Converter
下载PDF
导出
摘要 基于0.6μm BiCMOS工艺,设计了一个低功耗14位10MS/s流水线A/D转换器.采用了去除前端采样保持电路、共享相邻级间的运放、逐级递减和设计高性能低功耗运算放大器等一系列低功耗技术来降低ADC的功耗.为了减小前端采样保持电路去除后引入的孔径误差,采用一种简单的RC时间常数匹配方法.仿真结果表明,当采样频率为10MHz,输入信号为102.5kHz,电源电压为5V时,ADC的信噪失真比(SNDR)、无杂散谐波范围(SFDR)、有效位数(ENOB)和功耗分别为80.17dB、87.94dB、13.02位和55mW. A low power 14 bit 10MS/s pipelined analog-to-digital converter（ADC） using 0.6 μm BiCMOS process is presented.Some methods to realize low power pipelined ADC will be proposed.These methods include removing the active S/H,sharing the op-amp between adjacent multi-bit-per-stages,scaling down and designing high performance low power operation amplifier technique.To reduce aperture error without the active S/H,a simple RC time constant matching method is used.Simulation results show that a SNDR of 80.17 dB,a SFDR of 87.94 dB,and an ENOB of 13.02 bits are achieved.The ADC consumes 55 mW at 5 V supply.
作者 周佳宁 李荣宽
机构地区 电子科技大学电子工程学院
出处 《微电子学与计算机》 CSCD 北大核心 2012年第4期49-52,57,共5页 Microelectronics & Computer
关键词 模数转换器 去除采样保持电路 RC时间常数匹配 运放共享 低功耗 analog-to-digital converter SH-less RC matching opamp-sharing low power
分类号 TN4 [电子电信—微电子学与固体电子学]
  • 相关文献

参考文献4

二级参考文献31

  • 1Wu P Y, Cheung V S, Luong H C. A lv 100Ms/s 8bit CMOS switch- opamp pipelined ADC using loading - free architecture[J]. IEEE J. Solid- State Circuits, 2007, 42 (4) .730 - 738.
  • 2Shen D L, Lee T C. A 6bit 800Ms/s pipelined A/D converter with open - loop amplifiers [ J ]. IEEE J. Solid - State Circuits, 2007, 42(2):258-268.
  • 3Honda K, Furuta M, Kawahito S. A low- power low- voltage 10bit 100MSample/s pipeline A/D[J]. IEEE J. Solid- State Circuits, 2007, 42(4) :757 - 765.
  • 4Ryu S T,SOng B S, Bacrania K. A 10bit 50MS/s pipelined ADC with opamp current reuse[J]. IEEE J. Solid- State Circuits, 2007, 42(3):475-484.
  • 5Johns D A, Martin K. Analog integrated circuit design[M] New York: John Wiley & Sons, Inc. , 1997.
  • 6Yin G M, Eynde F O, Sansen W. A high speed CMOS comparator with 8-b resolution[J]. IEEE J. Solid- State Circuits, 1992,27(2) :208 - 211.
  • 7ALIA M A, DILLON C, SNEED R, et al. A 14-bit 125 MSPS IFRF sampling pipelined ADC with 100 dB SFDR and 50 fs jitter [J]. IEEE J Sol Sta Circ,2006, 41(8) : 1846-1855.
  • 8JEON Y-D, LEE S-C, KIM K-D, et al. A 4. 7 mW 0. 32 mm^2 10 h 30 MS/s pipelined ADC without a front-end S/H in 90 nm CMOS [C] // IEEE Int Sol Sta Circ Conf. San Francisco, CA, USA. 2007: 456- 457.
  • 9WALTARI M E, HALONEN K A L Circuit techniques for low-voltage and high-speed A/D converters[M]. Boston: Kluwer Academic Publishers, 2002: 47-48.
  • 10LIU H-C,LEE Z-M, WU J-T. A 15 b 40 MS/s CMOS pipelined AIX2 with digital background calibration [J]. IEEE J Sol Sta Circ, 2005, 40(5) : 1047-1056.

共引文献5

引证文献1

微电子学与计算机
2012年 第4期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部