期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
Cadence推出新一代Encounter RTL-to-GDSII流程
下载PDF
职称材料
导出
摘要
Cadence设计系统公司日前宣布推出最新版Cadence@Encounter RTL—to—GDSII流程,面向高性能千兆级设计,包括在20纳米最新技术节点上的新设计。这种最新的RTL—to-GDSII设计、实现与签收流程是与领先的IP与晶圆厂合作伙伴及客户合作开发的,能更有效地进行SoC开发,满足并超越当今市场所需的功耗、性能与面积需求。
出处
《中国集成电路》
2012年第4期10-10,共1页
China lntegrated Circuit
关键词
Cadence设计系统公司
合作开发
技术节点
合作伙伴
RTL
级设计
SOC
性能
分类号
TN402 [电子电信—微电子学与固体电子学]
引文网络
相关文献
节点文献
二级参考文献
0
参考文献
0
共引文献
0
同被引文献
0
引证文献
0
二级引证文献
0
1
申敏,曹聪玲.
基于SoC设计的软硬件协同验证技术研究[J]
.广东通信技术,2009,29(2):72-75.
被引量:3
2
Cadence推出TempusTM时序签收解决方案[J]
.电子技术应用,2013,39(6):4-4.
3
富士通半导体选用Cadence签收解决方案[J]
.中国集成电路,2012(8):15-15.
4
Cadence~Voltus^(TM)实现大幅提升电源签收速度[J]
.电源世界,2013(12):20-20.
5
程文芳.
瑞萨科技为45nm工艺SoC开发出低成本CMOS技术[J]
.半导体信息,2007,0(2):21-22.
6
王传杰,王凯,马骏.
CMOS集成电路设计中电阻设计方法的研究[J]
.现代电子技术,2005,28(8):110-111.
被引量:1
7
刘海生,栾殿政,董启海.
CMOS集成电路电阻的应用探析[J]
.中小企业管理与科技,2009(33):289-290.
8
Cadence推出TempusTM时序签收解决方案[J]
.中国集成电路,2013,22(6):10-11.
9
Xilinx发布Vivado 2015.1版加速系统验证[J]
.中国集成电路,2015,24(6):74-74.
10
曾宏.
布线后修复时序违规的方法研究[J]
.中国集成电路,2010,19(4):29-32.
被引量:2
中国集成电路
2012年 第4期
职称评审材料打包下载
相关作者
内容加载中请稍等...
相关机构
内容加载中请稍等...
相关主题
内容加载中请稍等...
浏览历史
内容加载中请稍等...
;
用户登录
登录
IP登录
使用帮助
返回顶部