期刊文献+

家庭网关中FPGA功耗优化设计

下载PDF
导出
摘要 FPGA子系统是家庭网关的关键部分,随着系统工作频率越来越高,系统功耗也越来越大,低功耗优化设计需要重点考虑。论文介绍了通过插入Pipelining、优化时钟树、减少逻辑翻转率等方面来进行低功耗优化设计的方法。最后在Altera的PowerPlay Early Power Estimator CycloneIII_epe_72sp1中验证优化效果。
作者 刘政 赵振华
出处 《桂林航天工业高等专科学校学报》 2012年第1期27-29,共3页 Journal of Guilin College of Areospace Technology
基金 桂林航天工业高等专科学校科研项目<智能家居系统中家庭网关的研究与设计>(编号:X11Z018)
  • 相关文献

参考文献4

  • 1AnandR,SujitD. GlitchAnalysisandReductioninRegisterTransferLevelPowerOptimization[A].San Francisco CA,1996.331-336.
  • 2李宏钧,胡小龙.流水线的FPGA低功耗设计[J].计算机系统应用,2010,19(8):234-237. 被引量:5
  • 3吴继华;王诚.AlteraFPGA / CPLD 设计(高级篇)[M]北京:人民邮电出版社,2005.
  • 4AlteraCorporation. FLEX10K EmbeddedProgrammableLogicFamilyDataSheet[OL].http://www.altera.com,.

二级参考文献6

  • 1TuanT SteveT.The power consumptions of FPGA architectures[J].今日电子,2007,15(9):31-33.
  • 2Andrh G,Wayne B,Jean L.Low Power Digital Design in FPGAs:A study of Pipeline Architectures implemented in a FPGA using a low supply voltage to reduce power consumption.Sophie D.2000 IEEE International Symposium on Circuits and Systems,Geneva:International conference center Geneva,2000:220-224.
  • 3Anurag T.Low Power FPGA Design Techniques for Embedded System.Computer Science and Engineering,2005,7(1):132-150.
  • 4Sutter G,Boemo E.Experiments in low power FPGA design.Latin American Applied Research,2007,37(26):35-37.
  • 5Anand R,Sujit D.Glitch Analysis and Reduction in Register Transfer Level Power Optimization.Jha T.Proceedings of ACM/IEEE Design Automation Conference.San Francisco:Proceedings of the 46th Design Automation Conference.1996:331-336.
  • 6Lamoureux J.Activity Estimation for FieldProgrammable Gate Arrays.Madrid.Field Programmable Logic and Applications of International Conference,Milan:FPL06.2006:35-37.

共引文献4

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部