期刊文献+

专用集成电路静态时序分析

The Overview of Static Timing Analysis in ASICs
下载PDF
导出
摘要 随着制程进入深亚微米时代,芯片设计和片上系统(SoC)设计越来越复杂,此一趋势使得如何确保IC质量成为目前所有设计从业人员不得不面临的重大课题。简单介绍了静态时序分析的基础概念及其在IC设计流程中的应用。 Chip design and SoC design is becoming more and more complex with the development of manufacturation into deep submicron,which makes how to ensure the quality of IC is a very important subject that has to be faced by all the designers.The basics of static timing analysis and its use in the IC design flow are introduced.
作者 唐拓 张伟
出处 《微处理机》 2012年第2期17-18,22,共3页 Microprocessors
关键词 专用集成电路设计 设计约束 静态时序分析 ASIC Design Design Constraint Static Timing Analysis
  • 相关文献

参考文献3

  • 1Benkoski J ,Vanden Meersch E ,Claesen L J M ,et al. Tim- ing Verification Using Statically Sensitizable Paths [ J ]. IEEE Trans on Computer2Aided Design of Integrated Cir- cuits and Systems, 1990,9 (10) :1073 - 1083.
  • 2Prime time Workshop. Synopsys Customer Education Serv- ices [ EB/OL]. http ://www. synopsys, com.
  • 3吕宗伟,林争辉,张镭.数字集成电路的时序分析[J].微电子学,2001,31(2):126-129. 被引量:10

二级参考文献2

  • 1Chen H C,IEEE Trans Comp Aid Des Integ Circ Syst,1993年,12卷,2期,196页
  • 2Hitchcock R B,IBM J Res Develop,1982年,1期,100页

共引文献9

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部