基于深亚微米工艺的高速高匹配低功耗ADC的设计

本文介绍了一款基于65纳米工艺研制的、采样频率可达到2GHz的、结构新颖的高速、高匹配、低功耗的ADCIP核设计,文中着重阐述了这款ADC的设计目标、功能要求、设计方法、系统结构和关键技术,对设计中的关键问题进行了分析,并给出了这款FLASHADC中核心模块的设计和仿真结果,现已完成了该ADCIP核的核心模块设计和仿真。这款ADC核可应用于高速互联网、无线数据传输、超高速信号处理等需要高速模数转换和中等处理精度的应用领域。