期刊文献+

一种高性能快速响应比较器电路 被引量:1

下载PDF
导出
摘要 基于0.5μmCMOS工艺设计了一种具有快速瞬态响应的高性能比较器电路。利用大带宽前级放大器与后级高增益放大器的有机结合,实现高精度比较的同时保证比较器具有快速的瞬态响应。此外,提出了一种有源箝位电路,通过对比较器中间结点电压的变化范围加以限制,从而进一步提升了比较器的瞬态响应速度。仿真验证结果表明,该比较器电路仅需10μA电流即可实现33ns以内的瞬态响应时间,增益高达110dB,分辨率在1.5μV左右。
作者 石跃
出处 《电子世界》 2012年第13期49-50,共2页 Electronics World
基金 成都信息工程学院科研基金资助(项目编号:CRF201208)
  • 相关文献

参考文献6

二级参考文献29

  • 1Hassan Hassan, Mohab Anis, Mohamed Elmasry. MOS current mode circuits: analysis, design, and variability[J]. IEEE Transactions on VLSI, 2005, 13 (8): 885-898.
  • 2Ganesh Kumar Balachandran, Allen P E. Switchedcurrent circuits in digital CMOS technology with low charge-injection errors [J]. IEEE Journal of Solid- state Circuits, 2002, 37(10): 1271-1281.
  • 3Hughes J B, Moulding K W. S^2I: a switched-current technique for high performance [J]. Electronics Letters, 1993, 29(18): 1400-1401.
  • 4Boonsobhak V, Worapishet A, Hughes J B. Reducedkickback regenerative current comparator for highspeed switched-current pipeline analogue-to-digital converters[J]. Electronics Letters, 2003, 39(1): 4-5.
  • 5Pedro M Figueiredo, Joao C Vital. Kickback noise reduction techniques for CMOS latched comparators[J]. IEEE Transactions on Circuits and Systems, 2006, 53 (7) : 541-545.
  • 6Wicht B, Nirschl T, Schmitt-Landsiedel D. Yield and speed optimization of a latch-type voltage sense amplifier[J]. IEEE Journal of Solid-state Circuits, 2004, 39(7): 1148-1158.
  • 7Payam Heydari, Ravindran Mohanavelu. Design of ultrahigh-speed low-voltage CMOS CML buffers and latches [J]. IEEE Transactions on VLSIS, 2004, 12 (10) :1081-1093.
  • 8AllenPE.CMOS模拟集成电路设计[M].2版.冯军,译.北京:电子工业出版社,2005.
  • 9RAZAVI B,WOOLEY B A.Design techniques for high-speed,high-resolution comparators[J].JSSC,1992,27(12):1916-1926.
  • 10CHANDRAKASAN A P, SHENG S, RODERSEN R W. Lowpower CMOS digital design[J]. IEEE Journal of Solid State Circuits, 1992,27(4) :473-484.

共引文献11

同被引文献3

引证文献1

二级引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部