期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

基于多数决定逻辑的一位全加器设计

A New Design of 1-bit Full Adder Based on Majority Function
下载PDF
导出
摘要 一位全加器是组成二进制加法器的基本组成单元,在对现有全加器电路研究分析的基础上,提出了基于多数决定逻辑的全加器电路设计。该全加器仅由输入电容和CMOS反向器组成,用PSpice进行了晶体管级模拟。结果显示,这种新的全加器能正确完成加法器的逻辑功能。 1-bit Full Adder is a elementary unit in arithmetic operation,A new low power one bit full adder cell Based on Majority Function is presented in this paper after studying and analyzing those published,which is composed of input capacitors and CMOS inverters.the full adder was simulated by PSPICE,The results shows that the new design can realize the logic function of a full adder successfully.
作者 周大鹏 张自友 何光普
机构地区 乐山师范学院物理与电子工程学院
出处 《科技通报》 北大核心 2012年第6期155-157,160,共4页 Bulletin of Science and Technology
基金 四川省教育厅科研项目(09ZC073)
关键词 全加器 多数决定逻辑 反向器 低功耗 full adder majority function inverte low power
分类号 TN432 [电子电信—微电子学与固体电子学]
  • 相关文献

参考文献10

  • 1王礼平,王观凤.超前进位加法器基本单元电路及其组合方案的优化设计[J].中南民族大学学报（自然科学版）,2004,23(2):41-45. 被引量：5
  • 2K Yano, Y Sasaki, K Rikino, K Seki. Top-down pass-tran- sistor logic design [J]. IEEE J. Solid-State Circuits, 1996,06, 31: 792-803.
  • 3K. Yano, et al. A 3.8-ns CMOS t6X16-b multiplier using complementary pass-transistor logic [J]. IEEE J. Solid-State Circuits, 1990,04, 25: 388-393.
  • 4J M Quintana, M J Avedillo, R Jim nez, E Rodriguez-Vil- legas. Low-Power Logic Styles For Full-Adder Circuit [C]//.8th IEEE Int. Conf. onElectronics, Circuits and Systems (ICECS'01). Malta, 2001.
  • 5Bui Hung Tien, Wang Yuke, Jiang Yingtao. Design and Analysis of Low-Power 10-transistor Full Adders Using Novel XOR-XNOR Gates [J]. IEEE Transactions on circuit and systems-II., 2002, 49(1): 25-30.
  • 6方建平,史江一,郝跃,朱志炜.DSP芯片中全加器电路的优化设计[J].电路与系统学报,2006,11(2):145-148. 被引量：3
  • 7ZHUANG Nan,WU Hao-min. A new design oftheCMOS fulladder [J]. IEEE JSolid'State Circuits 1992,27 (5): 840-844.
  • 8Lee H,Sobelman E. New XOR/XNOR and full adder cir- cuits forlow voltage,low power applicat [J]. Microelectronics Journal. 1998,29(3) :509-517.
  • 9卢君明,徐锋,胡鹏飞.低电压低功耗全加器的研究设计[J].固体电子学研究与进展,2004,24(3):369-372. 被引量：6
  • 10张爱华,夏银水.低功耗全加器的电路设计[J].浙江大学学报（理学版）,2008,35(5):534-537. 被引量：4

二级参考文献32

  • 1卢君明,徐锋,胡鹏飞.低电压低功耗全加器的研究设计[J].固体电子学研究与进展,2004,24(3):369-372. 被引量：6
  • 2[1]Weste N,Eshraghian K.Principles of CMOS VLSI Design,a System Perspective,Reading,MA:Addiso-Wesley,1993
  • 3[2]Zhuang N,Wu H.A new design of the CMOS full adder.IEEE J Solid-State Circuits,1992;27(5):840～844
  • 4[3]Abu-Shama E,bayoumi M.A new cell for low power adders.Proc Int Midwest Symp Circuits and Systems,1995;1 014～1 017
  • 5[4]Shams A,Bayoumi M.A modular approach for designing low power adders.Proc ASILOMAR,1997:757～761
  • 6[5]Shams A M,Bayoumi M A.A novel high-performance CMOS 1-bit full-adder cell.IEEE J Solid-State Circuit and Systems-Ⅱ,2000;47(5):478～481
  • 7[6]Wang J M,Fang S C,Feng W S.New efficient designs for XOR and XNOR functions on the transistor level.IEEE J Solid-State Circuit,1994;29(7):780～786
  • 8[7]Lee H,Sobelman G E.New XOR/XNOR and full adder circuits for low voltage,low power applications.Microelectronics Journal,1998;29:509～517
  • 9[8]Shams A,Bayoumi M.Performance evaluation of 1-bit CMOS adder cells.Proc IEEE Int Symp Circuits and Systems,ISCAS'99,1999;1:27～30
  • 10Shams A M, Bayoumi M A. A Novel HighPerformance CMOS 1-Bit Full-Adder Cell [J].IEEE Transactions Circuits and Systems, 2000,47(5) :478-481

共引文献13

科技通报
2012年 第6期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部