纳秒级数字延时同步机的设计与实现

纳秒级数字延时同步机是按照预先设定的时间给出一系列控制脉冲信号，用来控制测试过程中所有被控设备协同动作的一种电子仪器，控制精度为1ns。介绍了一种以高精度可编程延迟芯片（PDC）为核心的纳秒级数字延时同步机的基本原理及其测试结果，并对纳秒级数字延时同步机的抗干扰性进行了讨论。