基于NIOS软核控制的正弦信号发生器硬件设计

高速信号发生器是用来提供测量所需的各种波形信号的电子仪器。针对当前市场上流行高性能信号发生器价格昂贵、性价比低的特点,本设计采用FPGA作为核心器件和DDS技术的高速高精度宽频正弦信号发生装置,通过QuartusII软件和VHDL语言在FPGA上设计出基于DDS技术的IP软核,并运用基于NiosII嵌入式处理器的SOPC技术实现对DDSIP核的控制,用以产生高速高精度宽频正弦信号,该信号发生器频率可调范围可达1Hz～40MHz,并且可实现1Hz的最小步进频率,同时还具有二进制PSK调制与ASK调制、调频、调幅等功能。最终实验表明该正弦信号发生器满足原定技术指标,实现了高精度宽频的技术要求,同时具有可靠性高、通用性好、集成度高和体积小、成本低等特点,有广泛的应用前景。