基于改进小波变换的信号符号率估计的FPGA硬件实现

连续小波变换由于具有良好的时频分析能力而广泛应用于信号特征分析,同时也由于较大的运算量而影响了其在工程上的运用。FPGA每个IPCore在硬件运算的时候,都必须要考虑其流水时的延时问题,必须相应地在信号输出端加入高倍时钟。这样在设计中就采用了两个时钟,这会影响系统的时钟同步,而且也会增加时钟分频的复杂度,并占用大量的芯片资源。针对以上问题,对Morlet小波函数和FPGA系统进行了相应的更改,采用FIR滤波器结构实现小波变换。仿真结果表明,采用改进小波变换的FPGA系统实际占用芯片资源量有所减少,在信号符号率估计性能方面并没有下降,并且运算效率大大提高了。