期刊文献+

IP模块设计:实例研究 被引量:4

IP Module Design:A Case Study
下载PDF
导出
摘要 设计能力和硅芯片所能提供的集成能力增长差距的扩大阻碍了片上系统的有效开发 ,为此必须提高设计人员的设计能力 ,降低产品开发周期和成本。设计的重用是提高设计能力的有效方法。文中通过实际 IP模块的设计 ,分析研究了如何开发高质量的可重用 IP模块。 The gap between advances in design productivity and available silicon integration capability impeded the effective development of SOC.Therefore,design productivity of engineer must be increased to reduce the design cycle time and cost.The reuse of design can improve design productivity effectively.The paper will analyze and researchon how to design high quality reusable IP module through a case study of IP module design.
出处 《固体电子学研究与进展》 CAS CSCD 北大核心 2000年第3期256-263,共8页 Research & Progress of SSE
关键词 可重用性 知识产权 模块设计 reusability IP design
  • 相关文献

参考文献4

  • 1[1]VSI Alliance,http://www.vsi.org.1999-12-26
  • 2[2]Keating M ,Bricaud P. Reuse methodology manual for system-on-a-chip designs. Dordrecht:Kluwer Academic Publishers, 1998
  • 3[3]Motorola Inc. Motorola semiconductor reuse standards, http://mot-sps. com/srs. 1999-11-12
  • 4[4]Motorola Inc. MCORE M340 Specification. http://www.motorola.com/mcore. 1999-8-24

同被引文献20

  • 1成立,王振宇,景亮.SOC设计:IC产业链设计史上的重大革命[J].半导体技术,2004,29(12):8-12. 被引量:8
  • 2苗长云,曹晓东,李鸿强,石博雅.SoC及其IP核的设计与其在通信中的应用研究[J].天津工业大学学报,2005,24(1):59-63. 被引量:3
  • 3范木宏,成立,刘合祥.电荷泵锁相环的全数字DFT测试法[J].半导体技术,2005,30(4):36-40. 被引量:13
  • 4张泉.可重用设计方法研究[J].重庆工学院学报,2005,19(3):38-40. 被引量:1
  • 5[1]Gerard De Haan,Erwin B.Bellers.Deinterlacing--An Overview [J].Proceeding of The IEEE,1998,86(9):1839-1857.
  • 6[2]Ho Young Lee,Jin Woo Park,et al.Adaptive scan rate up-conversion system based on human visual characteristics [J].IEEE Transactions on Consumer Electronics,2000,46(11):999-1006.
  • 7[4]Keith Jack.Video Demystified-A Handbook for the Digital Engineer [M].Virginia:LLH Technology Publishing,Eagle Rock,1996.422-423.
  • 8[6]Han D,Shin Changyong,Choi Seungjong,et al.A motion adaptive 3-D de-interlacing algorithm based on the brightness profile pattern difference [J].IEEE Trans.Consumer Electronics,1999,45(3):690-696.
  • 9夏宇闻.复杂数字电路与系统的Verilog HDL设计技术[M].北京:北京航空航天大学出版社,2002.50-51.
  • 10MILENKOVIC A, FATZER D, Teaching IP core development: An example[A], Proc of the 2003 IEEEInt Con on Microelectronic Systems Education (MSE'03)[C].IEEE Computer Society,2003.16- 17.

引证文献4

二级引证文献10

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部