Cadence解决方案助力创意电子20nmSoC测试芯片成功流片

下载PDF

导出

摘要 Cadence设计系统公司日前宣布，设计服务公司创意电子（GUC）使用Cadence Encounter数字实现系统（EDI）和Cadence光刻物理分析器成功完成20nm系统级芯片（SoC）测试芯片流片。双方工程师通过紧密合作，运用Cadence解决方案克服实施和可制造性设计（DFM）验证挑战，并最终完成设计。

出处《中国集成电路》 2013年第8期3-3,共1页 China lntegrated Circuit

关键词 Cadence设计系统公司 SOC测试系统级芯片电子创意可制造性设计服务公司数字实现

分类号 TN402 [电子电信—微电子学与固体电子学]

引文网络
相关文献

1Cadence解决方案助力创意电子20纳米SoC测试芯片成功流片[J].世界电子元器件,2013(7):16-16.
2Cadence解决方案助力创意电子20nm SoC测试芯片成功流片[J].电子设计工程,2013,21(15):153-153.
3ScottButtars RobertRowland.STEP1：可制造性设计（DFM）[J].中国电子商情（空调与冷冻）,2003(3):50-53.
4陈正浩.电子装联可制造性设计[J].电子工艺技术,2006,27(3):177-181. 被引量：29
5手机电视[J].电视技术,2008,32(4):67-67.
6ScottButtars.OPEN FORUM：可制造性设计（DFM）的关键要素[J].中国电子商情（空调与冷冻）,2004(7):52-55.
7刘学光,李树国.一种基于PCIE的FPGA密码芯片验证测试系统[J].微电子学与计算机,2014,31(11):79-82.
8翁寿松.SoC、DFM与EDA[J].电子工业专用设备,2007,36(3):11-13.
9Aaron Hand.应用材料的光刻方案:图形vs．印制[J].集成电路应用,2007,24(6):32-32.
10Troy Scott.降低基于FPGA的原型项目的成功门槛[J].今日电子,2012(7):35-36.

中国集成电路

2013年第8期

浏览历史

内容加载中请稍等...

Cadence解决方案助力创意电子20nmSoC测试芯片成功流片

相关作者

相关机构

相关主题

浏览历史