具有读出仲裁的两读出一写入存储器设计

应用FPGA中的D触发器,采用自下而上的方法设计存储器各功能模块,逐步构建出具有读出仲裁的两读出一写入存储器。论文主要研究和设计4K×16位两读出一写入存储器,设计的存储器能够同时进行读操作,也能够对同一个存储单元进行并行的读操作,当存储器同时对某个存储单元进行读写操作时,存储器还具有读出仲裁的功能。最后,经过分析与测试可知,设计的存储器满足设计要求。两读出一写入存储器简化了运算类指令分时传输两个源操作数的寻址过程,提高了微处理器的运行速度。