期刊文献+

基于Simulink的小数分频频率合成器研究

下载PDF
导出
摘要 基于Simulink的小数分频频率合成器的设计模型可以解决通常整数锁相频率合成器存在着的高频率分辨力与快速转换频率之间的矛盾,本文主要研究小数分频频率合成器原理及设计模型,并对模型进行了Simulink仿真分析。
作者 张林
出处 《科技资讯》 2013年第16期4-5,共2页 Science & Technology Information
  • 相关文献

参考文献2

二级参考文献15

  • 1衣晓峰,方晗,杨雨佳,洪志良.一种2.4GHz正交输出频率综合器(英文)[J].Journal of Semiconductors,2005,26(10):1910-1915. 被引量:1
  • 2张利,池保勇,姚金科,王志华,陈弘毅.应用于2 Mb/s GMSK调制的CMOS低功耗全差分Sigma-Delta频率综合器(英文)[J].Journal of Semiconductors,2006,27(12):2106-2111. 被引量:1
  • 3胡康敏,沈维伦,黄煜梅,洪志良.一种用于分数频率合成器的3阶单环ΣΔ调制器[J].固体电子学研究与进展,2007,27(1):74-78. 被引量:6
  • 4Muer B De, Steyaert M S J. A CMOS monolithic sigma-delta controlled fractional-N frequency synthesizer for DCS-1800[J]. IEEE J Solid State Circuits, 2002, 37(7) :835-844.
  • 5Miller B, Conley B. A multiple modulator fractional divider[C]. IEEE Trans Instrumentation and Measurement, 1990:559-567.
  • 6Kozak M, Kale I. A pipelined all-digital delta-sigma modulator for fractional-N frequency synthesis [C]. IEEE Trans Instrumentation and Measurement, 2000:1153-1157.
  • 7Wafa A, Ahmed A. High-speed RF multi-modulus prescaler architecture for ∑-△ fractional-NPLL frequency synthesizers[J]. IEEE J Solid-state Circuits,2004:241-244.
  • 8Kozak Mucahit, Kale Izzet. Rigorous analysis of delta-sigma modulators for fractional-N PLL frequency synthesis [J]. IEEE Trans Circuits and Systems, 2004 : 1148-1162.
  • 9Meninger S E, Perrott M H. Bandwidth extension of low noise fractional-N synthesizers[C]. IEEE Radio Frequency Integrated Circuits (RFIC) Symp, 2005: 211-214.
  • 10Kozak Mucahit, Kale Izzet. A pipelined noise shaping coder for fractional-N frequency synthesis[C]. IEEE Trans Instrumentation and Measurement, 2001 : 1154- 1161.

共引文献10

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部