期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

基于多核架构适用于LTE标准的FFT算法研究与实现

A 128-2048/1536-point FFT Processor Based on Multi-core Implementation for 3GPP-LTE System
原文传递
导出
摘要 基于多核架构提出了一种适用于长期演进技术(LTE)下行链路128～2048/1536点快速傅里叶变换(FFT)计算的算法,并进行了仿真.利用多核结构将FFT算法进行并行划分,采用流水线并行和数据并行的结构,减少运行时间.同时将该算法基于一块使用TSMC 65nm工艺制成的多核芯片上实现,在750MHz的工作频率下,计算128～2048/1536点FFT的芯片实测功耗为282～366mW,能量效率为每点35.4～84.33nJ.与其他设计相比,运行速度最多能提高近6倍,计算大点数FFT时,能量效率可提高约20%. We propose a 128-2048/1536-point FFT implementation based on a multi-core processor for LTE downlink system.Considering the multi-core architecture,we optimize the FFT algorithm by using the pipeline parallelism and data parallelism structure to reduce the calculation time.The multi-core processor was designed and implemented using TSMC 65nm technology.Test results show that the FFT application dissipates 282-366mW at 1.2V,750MHz for 128-2048/1536 points.And the energy dissipation ranges from 35.4-84.33nJ.Compared with other works,the calculation time of this work can be reduced by 6 times and the energy efficiency can be increased by about 20% for big FFT.
作者 徐虎雄 盛嘉奕 陈赟 虞志益
机构地区 复旦大学专用集成电路与系统国家重点实验室
出处 《复旦学报（自然科学版）》 CAS CSCD 北大核心 2013年第3期285-291,296,共8页 Journal of Fudan University：Natural Science
基金 "新一代宽带无线移动通讯网"重大专项2011年课题资助项目(2011ZX03003-003-03)
关键词 多核架构 长期演进技术 快速傅里叶变换 multi-core architecture long term evolution（LTE） fast Fourier transform（FFT）
分类号 TN432 [电子电信—微电子学与固体电子学]
  • 相关文献

参考文献11

  • 13GPP, TS 36. 211. LTE~ Evolved universal terrestrial radio access (E-UTRA)~ Physical channels and modulation V8.5.0[S]. France.- ETSI, 2009.
  • 2Magar S, Shen S, Luikuo G, et al. An application specific DSP chip set for 100 MHz data rates [C]// Proc Int Conf Acoustics, Speech, and Signal Processing. New York, NY, USA~ IEEE Press, 1988.. 1989 1992.
  • 3He S, Torkelson M. Design and implementation of a 1024-point pipeline FFT processor [C]//Proc of IEEE Custom Integrated Circuits Conf (CICC'98). Santa Clara, CA, USA; IEEE Press, 1998~ 131-134.
  • 4O'Brien J, Mother J, Holland ]3. A 200 MIPS single-chip lk FFT processor [C]//Proc of Int Solid-State Circuits Conf. (ISSCC) 1989. New York, NY, USA.- IEEE Press, 1989.. 166-167.
  • 5Yang C, Yu T, Markovic D. Power and area minimization of reconfigurable FF3" processors.. A 3GPP- LTE example [J]. IEEE Journal of Solid-State Circuits, 2012, 47(3) .. 757-768.
  • 6Yu Z, You K, Xiao R, et al. An 800 MHz 320 mW 16-Core processor with message~passing and shared- memory inte~core communication mechanisms [C]//Proc of Int Solid-State Circuits Conf(ISSCC). San Francisco, CA, USA.. IEEE Press, 2012.- 64-66.
  • 7Boyapati H K, Kumar R V R. A comparison of DSP, ASIC, and RISC DSP based implementations of multiple access in LTE [C]//Proc of the 4th International symposium on Communication, Control and Signal Processing. Limassol, Cyprus.. IEEE Press, 2010~ 1-5.
  • 8张犁,李双飞,石光明,李甫.一种FFT并行处理机的设计与实现[J].西安电子科技大学学报,2010,37(4):630-635. 被引量：2
  • 9Baas B M. A low-power, high-performance 1024-point FKI" processor [J]. IEEEJournal of Solid-State Circuits, 1999, 34(3): 380-387.
  • 10Kuo J, Wen C, Lin C, et al. VLSI design of a variable-length FFT/IFFF processor for OFDM-based communication systems [J]. EURASIP Journal on Applied Signal Processing, 2003, 2003 (13): 1306-1316.

二级参考文献9

  • 1Kreutzer K,Malik S.From ASIC to ASIP:the Next Design Discontinuity[C] //IEEE International Conference on Computer Design:VLSI in Computers and Processors.Washington:IEEE,2002:84-90.
  • 2Jiang R M.An Area-efficient FFT Architecture for OFDM Digital Video Broadcasting[J].IEEE Trans on Consumer Electronic,2007,53(4):1322-1326.
  • 3Shin M,Lee H.A High-speed Four-parallel Radix-24 FFT/IFFT Processor for UWB Applications[C] //IEEE International Symposium on Circuits and Systems.Washington:IEEE,2008:960-963.
  • 4王旭东.固定几何结构的FFT算法及其FPGA实现[C] //2003嵌入式世界研讨暨展示会.北京:中国计算机学会,2003:274-276.
  • 5Jain M K,Balakrishnan M,Kumar A.ASIP Design Methodologies:Survey and Issues[C] //The 14th International Conference on VLSI Design.Bangalore:IEEE/ACM,2001:76-81.
  • 6Li Z,Shuangfei L.A Research on an ASIP Processing Element Architecture Suitable for FPGA Implementation[C] //IEEE International Conference on Computer Science and Software Engineering:Vol 3.Wuhan:IEEE,2008:441-445.
  • 7刘书明,苏涛,罗军辉.TigerSHARC DSP应用系统设计[M].西安:西安电子科技大学出版社,2003.
  • 8刘红侠,杨靓,黄巾,黄士坦.可变长FFT并行旋转因子高效产生算法及实现[J].西安电子科技大学学报,2009,36(3):541-546. 被引量：6
  • 9姬红兵,谢维信,贺伟.一种基于数字信号处理器的有效FFT实现[J].西安电子科技大学学报,1998,25(4):445-449. 被引量：8

共引文献1

复旦学报（自然科学版）
2013年 第3期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部