中芯国际采用Cadence数字流程

新增高级功能，以节省面积、降低功耗和提高性能 加州圣荷塞2013年9月4日电/美通社/--全球电子设计创新领先企业 Cadence 设计系统公司（NASDAQ：CDNS）与中芯国际集成电路制造有限公司（“中芯国际”，纽约证券交易所：SMI，香港联交所：981）,中国内地规模最大、技术最先进的集成电路晶圆代工企业今日共同宣布中芯国际已采用Cadence数字工具流程,应用于其新款SMIC Reference Flow 5.1,一款为低功耗设计的完整的 RTL-GDSII 数字流程。 Cadence流程结合了先进功能,以帮助客户为40纳米芯片设计提高功率、性能和面积。流程中使用的Ca-dence 工具有：RTL Compiler、En-counter ？ Digital Implementation Sys-tem、Encounter Conformal ？ Low Power；Cadence QRC Extraction； TempusTM ；Timing Signoff Solution、Encounter Power System、Physical Verification System和Cadence CMP Predictor。