期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

多种栅结构SOI NMOS器件ESD特性研究 被引量：1

Study of ESD Characteristics on Variable Kinds of Gate Structures in SOI MOS Device
下载PDF
导出
摘要 研究了不同栅结构对栅接地SOI NMOS器件ESD(Electrostatic discharge,静电放电)特性的影响,结果发现环源结构的SOI NMOS器件抗ESD能力最强,而环栅结构的器件抗ESD能力最弱,其原因可能与器件有缘区面积和电流分布有关。 The ESD characteri is studied. It is indicated th （GAS） structure and is the at the stic of gate grounded NMOSFET with different gate structures ability of ESD hardness is the strongest in gate around source weakest in bly related to interested areas and curr enclosed gate structure in SOI NMOSFET. This is proba- ent density.
作者 何玉娟 罗宏伟 肖庆中
机构地区 电子元器件可靠性物理及其应用技术重点实验室
出处 《固体电子学研究与进展》 CAS CSCD 北大核心 2013年第5期501-504,共4页 Research & Progress of SSE
基金 国家预研项目资助项目(51308040403)
关键词 静电保护 绝缘层上硅 传输线脉冲测试 栅接地N型金属-氧化层-半导体器件 electrostatic protection silicon-on-insulator （SO1） transmission line pulsing test gate grounded NMOS
分类号 TN306 [电子电信—物理电子学]
  • 相关文献

参考文献7

  • 1Wang A, Tsay C H. An on-chip ESD protection cir- cuit with low trigger voltage in BiCMOS technology [J]. Solid-state Circuits, 2001,36(1) ~40-45.
  • 2Ker M D, Chen T Y, Wu C Y. Design and analysis of On-Chip ESD protection circuit with very low input ca- pacitance for high-precision analog applications [J]. Analog Integrated Circuits and Signal Processing, 2002, 32(3) :257-278.
  • 3罗宏伟,恩云飞,杨银堂,朱樟明.多指条nMOSFET抗ESD设计技术[J].电路与系统学报,2004,9(6):132-134. 被引量：9
  • 4Chaine M, Davis J, Kearney A I. TLP analysis of 0. 125 tzm CMOS ESD input protection circuit[J]. Mi- croelectronics and Reliability, 2005,45 (2) : 223-231.
  • 5路香香,姚若河,罗宏伟.ESD应力下的NMOSFET模型[J].微电子学,2007,37(6):842-847. 被引量：8
  • 6罗宏伟,肖庆中,路香香,石晓峰.集成电路ESD设计验证技术[J].微电子学,2008,38(6):757-760. 被引量：2
  • 7于宗光.CMOS集成电路的ESD设计技术[J].电子产品可靠性与环境试验,2001,19(2):16-21. 被引量：9

二级参考文献38

  • 1罗宏伟,恩云飞,杨银堂,朱樟明.多指条nMOSFET抗ESD设计技术[J].电路与系统学报,2004,9(6):132-134. 被引量：9
  • 2张建人.MOS集成电路分析与设计基础[M].北京:电子工业出版社,1996.574-640.
  • 3MALONEY T J, KHURANA N. Transmission line pulsing techniques for circuit modeling of ESD phenomena [C]//7th EOS/ESD Symp. 1985: 49-54.
  • 4WANG A Z H, TSAY C-H. An on-chip ESD protection circuit with low trigger voltage in BiCMOS technology[J]. Sol Sta Circ, 2001, 36(1):40-45.
  • 5KER M-D, CHEN T-Y, WU C-Y. Design and analy- sis of on-chip ESD protection circuit with very low input capacitance for high-precision analog applications [J]. Ana Integr Circ and Sign Process, 2002, 32(3) : 257-278.
  • 6MERGENS M P J, WYBO G, KEPPENS B, et al. ESD protection circuit design for ultra-sensitive IO ap- plications in advanced sub-90nm CMOS technologies [C]//ISCAS. 2005, 2: 1194-1197.
  • 7CHAINE M, DAVIS J, KEARNEY A. TLP analysis of 0. 125μm CMOS ESD input protection circuit [J]. Microelec and Reliab, 2005, 45(2): 223-231.
  • 8VOLDMAN S, GAUTHIER R, MORRISSEAU K, et al. High-current characterization of dual-damascene copper interconnects in SiO2- and low-k interlevel dielectrics for advanced CMOS semiconductor technologies [C] // IEEE IRPS. San Diego, CA, USA. 1999. 144-153.
  • 9CHEN T P, CHAN R. Reproducibility of transmission line measurement of bipolar I-V characteristics of MOSFET's [J]. IEEE Trans Instrum and Measur, 1999, 48(3) :721-723.
  • 10MENEGHESSO G, SANTIROSI S, NOVARINI E, et al. ESD robusmess of smart-power protection structures evaluated by means of HBM and TLP tests [C]//IEEE San Jose, CA, USA. 2000: 270-275.

共引文献21

同被引文献2

引证文献1

二级引证文献5

固体电子学研究与进展
2013年 第5期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部