基于CPLD技术的FPGA快速加载方案研究

因为FPGA具有可编程与可升级的具体特点,其已经被广泛地运用在现代化通信系统中。同时其存在着一定程度的易失性缺陷,每次进行上电之后都需要对FPGA进行重新加载。伴随着现代化通信系统复杂程度的不断提升,FPGA配置处理文件愈来愈大,相应的加载时间愈来愈长,这会直接影响到系统的开启时间。为了能够提升FPGA的加载效率,提出一种基于CPLD技术的FPGA快速加载方案,这种方法不但可以提升FPGA的加载效率,同时可以节约CPU与FPGA的GIPO管脚,从而缩减系统的启动执行时间,这可以适用于现代化通信系统中。