期刊文献+

基于FPGA的DVI视频发送器设计

THE DESIGN OF DVI VIDEO TRANSMITTER BASED ON FPGA
下载PDF
导出
摘要 针对DVI视频传输的广泛应用,介绍了TMDS的链路结构和编码算法.并针对目前同类设计的不足,提出了一个符合DVI1.0规范的基于Xilinx SPARTAN-6 FPGA的DVI视频发送器的实现方案.该方案通过合理利用芯片原生的TMDS I/O接口、内置的时钟网络和高速并串转换器,基本满足了常见视频显示的要求,达到了利用更少的系统资源实现更高性能的目的. This paper introduces the TMDS's link structure and encoding algorithm against the wide application of DVI video transfer protocol.In order to overcome the shortcomings of similar designs,a program in accordance with DVI1.0 and based on Xilinx SPARTAN-6 FPGA DVI video transmitter is put forward.This program uses the native TMDS I/O interface,built-in clock network and OSERDES2 blocks to meet the requirements of common video screen display,and achieves higher performance with fewer system resources.
作者 牟杰 杨峰
出处 《山东师范大学学报(自然科学版)》 CAS 2013年第4期28-32,共5页 Journal of Shandong Normal University(Natural Science)
  • 相关文献

参考文献5

二级参考文献21

  • 1刘洋,林争辉.视频解码芯片中DDR SDRAM控制器的设计[J].计算机工程,2006,32(1):240-241. 被引量:4
  • 2刘正,赵鹤鸣.基于LVDS技术的LCD抗电磁干扰性能的改善[J].江苏电器,2006(1):31-32. 被引量:3
  • 3张楠,张佩珩,刘新春,江先阳.基于FPGA的DDR SDRAM控制器设计与实现[J].计算机工程与应用,2006,42(24):87-90. 被引量:9
  • 4JEDEC.DDR SDRAM Specification[EB/OL].www.jedec.org,2004.
  • 5ALTERA.Interfacing DDR SDRAM with Stratix Ⅱ Devices[EB/OL].www.altera,com,2006.
  • 6ALTERA.Stratix Ⅱ Device Handbook[EB/OL].www.altera.com,2007.
  • 7Micron Technology.DDR SDRAM Functionality and Controller Read Data Capture[EB/OL].www.micron.com,1999.
  • 8J.BHASKER.Verilog HDL Synthesis[M].Star Galaxy Publishing,1998.
  • 9Sawyer N.XAPP 1064 (v 1.0) Source-Synchronous Serialization and Deserialization(up to 1050 Mb/s) [EB/OL].December 23,2009. http://www.xilinx.com/support/documentation/ application notes/xapp 1064.pdf.
  • 10Xilinx Inc.UG381 (v 1.0) Spartan-6 FPGA SelectlO Resources User Guide[EB/OL].June 24,2009. http://www.xilinx.com/support/documentation/user guides/ug381 .pdf.

共引文献17

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部