摘要
对于采用不同结构实现的数字电路设计,如何评价这些结构的优劣,从而选择最好的设计方式,已成为设计过程的关键。本文通过对基本器件的分析,建立了MOS晶体管的简单电学参数模型,提出了互补逻辑的最小设计及评价方法,得到了器件扇入与逻辑面积、输入/输出电容、延迟时间、功耗之间的关系,以满足不同层次电路设计的需求。
It is the key process of the digital circuit design to choose the best design by evaluating the relative mer- its of different circuit structures. Based on the analysis of basic logic devices, we build a basic electronic parameter model of MOS transistor in this paper. We propose a minimum design and evaluation method of complementary log- ic, and derive the relationship of Fan-in parameter, logic area, input/output capacitors, delay time, and power dissipations to meet the requirements of different level circuit design.
出处
《电气电子教学学报》
2014年第2期33-35,90,共4页
Journal of Electrical and Electronic Education
基金
电子科技大学985工程于项目"数字电路类骨干课程教学团队"(A1098521-004)
四川省高等教育"质量工程"项目"<数字逻辑设计及应用>双语教学课程"
关键词
数字电路
最小设计
评价
digital circuit
minimum design
evaluation