期刊文献+

面向处理器的系统级模拟、仿真及调试技术——基于软硬件协同设计的新方法 被引量:7

SYSTEM LEVEL SIMULATION, EMULATION AND DEBUGGING TECHNOLOGY FOR PROCESSOR——NEW METHODOLOGY BASED ON HARDWARE/SOFTWARE CODESIGN
下载PDF
导出
摘要 基于软硬件协同设计技术提出了基于系统的模拟仿真和调试方法 (SSED) ,其基本思想是 :在模拟和仿真时建立真实的运行环境 ;利用可重定目标编译器和汇编器生成器将 C应用程序转换成汇编语言、执行代码及模拟和仿真的输入向量 ;利用时间模型进行汇编级调试 ;对运行结果进行分析 .利用该方法设计 Jbcore16的过程说明 ,该方法可进一步加速处理器的逻辑验证 。 Based on hardware/software codesign, a new kind of system level simulation, emulation and debugging method(called SSED) is proposed, which can be conveniently used in processor design. This method can be described as follows: set up execution environment according to real world applications;translate C program into assembly program, execution code and input vector which is used in simulation and emulation; debug VHDL program with assembler program under a kind of time model; analyze the execution results. The design and implementation of Jbcore16 processor indicates that SSED can increase verification efficience and accelerate processor design and implementation speed.
出处 《计算机研究与发展》 EI CSCD 北大核心 2001年第3期361-367,共7页 Journal of Computer Research and Development
基金 国家"九五"攻关项目!(98-780 -0 1-0 6 ) 国家自然科学基金!(6 980 3 0 0 2 ) 国家"八六三"高技术研究发展计划基金!(86 3 -3 0
关键词 微处理器 系统级模拟 仿真 调试 软件 硬件 协同设计 processor, hardware/software codesign, retargetable compiler, assembler generator, system level simulation and emulation
  • 相关文献

参考文献7

  • 1-.面向处理器的软硬件协同设计环境JBCODES和16位微处理器JBCORE.北京大学计算机科学与技术系鉴定材料[M].-,1999..
  • 2郭宏飞.可重定目标编译器的设计与实现[硕士论文].北京大学,1999..
  • 3朱德新.汇编器生成器的设计与实现[M].北京大学微处理器研发组(技术报告),1999..
  • 4Chang Yousung,Proc of the 36th Design Automation Conference,1999年,181页
  • 5北京大学计算机科学与技术系鉴定材料,1999年
  • 6朱德新,技术报告:rept-0 0 6,1999年
  • 7郭宏飞,硕士论文,1999年

同被引文献32

  • 1李从宇,王宝光.嵌入式DSP系统C语言硬件编程技术[J].测控技术,2007,26(4):68-70. 被引量:14
  • 2熊志辉 张鲁峰 赵文辉 等.嵌入式微处理器体系结构模拟与软件调试工具的设计与实现[A]..中国计算机学会第七届计算机工程与工艺学术年会[C].山西五台,2001..
  • 3张鲁峰 李思昆 赵文辉 等.基于虚拟原型的软硬件联合设计方法研究[J].计算机工程与科学,2001,22(1):88-91.
  • 4Luo Yigui,Gu Junzhong.COSIA:Hardware/Software Co-synthesis of Internet Appliances[C].The International Symposium on Applications and the Internet,2005.
  • 5Boβung W,Huss S A,Klause S.High-level Embedded System Specifications Based on Process Activation Conditions[J].Journal of VLSI Signal Processing 1999,21(3):227-291.
  • 6Nishi H.Virtual Core Based Synthesis of SoC Architectures[Z].http://www.starc.or.jp/kaihatu/hldgr/eng/documents/asicon2003.pdf
  • 7罗怡桂 黄瑞 栾静.软硬件协同设计工具ROCS技术报告(中德软硬件协同设计合作研究项目研究报告)[R].,2004-07..
  • 8Kevin Skadron, Pritpal S Ahuja, Margaret Martonosi et al.Branch prediction, instruction-window size, and cache size;Performance tradeoffs and simulation techniques. IEEE Trans on Computers, 1999, 48(11) : 1260- 1281.
  • 9George Hadjiyiannis, Pietro Russo, Srinivas Devadas. A methodology for accurate performance evaluation in architecture exploration. In: Proc of the 36th Conf on Design Automation.New York: ACM Press, 1999. 927-932.
  • 10Doug Burger, Todd M Austin. Evaluating future microprocessors:The simpleScalar tool set. Computer Sciences Department,University of Wisconsin, Madison, WI, Tech Rep: 1308, 1996.

引证文献7

二级引证文献13

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部