时序电路设计方法的研究与改进

本文对传统的时序电路设计方法进行了研究，并且做了实际电路实验和EDA软件模拟，得到的输出工作波形是不合理的，经过分析，其原因是设计方法不妥。现提出一种改进的电路设计方法：当输入为数据信号时，其输出只与现在状态有关，而与输入无关；当输入为控制信号时，则输出与输入有关。实际电路实验及EDA模拟都证明了这种设计方法是合理的。