摘要
随着 VLSI技术的发展和计算机性能的提高 ,并行测试生成系统不仅必需而且可行。本文在总结已有并行技术的基础上 ,提出了并行测试生成系统的一种动态层次框架 。
With the development of the VLSI technology and the improvement of computer performance,parallel ATPG is necessary and feasible.Based on existing parallel techniques,this paper proposes a dynamic hierarchical framework for parallel ATPG and gives an implementation scheme.
出处
《计算机工程与科学》
CSCD
2001年第2期79-83,共5页
Computer Engineering & Science
基金
国家自然科学基金资助项目! (6 97730 35 )
关键词
VLSI
并行测试生成系统
超大规模集成电路
并行计算机
parallel ATPG
fault decomposition
AND parallel functional decomposition
OR parallel function decomposition
