80386DRAM存贮体的设计

一、前言80386 32位微处理器可与静态 PAM(SRAM)、动态 RAM(DRAM)和高速缓冲存贮系统(即由少量的快速存贮器 SRAM 和大量的低速存贮器 DRAM 组成的存贮系统)进行接口。由于 DRAM 存贮器在访问和周期刷新之间需要预充时间,所以 DRAM 存贮器的传送数据速度往往要低于 SRAM 存贮器。然而 DRAM 存贮器具有以低价格来构成大容量的存贮系统的特点,因而得到了广泛的应用。二、多存贮体交叉存贮由于 DRAM 存贮器在两次连续访问操作之间需要一段短暂的空闲时间,若不提供这一空闲时间,DRAM 中的数据就会丢失。如果对一组 DRAM 芯片进行连续访问。