一个GA、MCA设计的模拟验证环境

A SIMULATION ENVIRONMENT FOR GATE ARRAY AND MACRO-CELL ARRAY DESIGN VERIFICATION

本文介绍一个GA,MCA设计的模拟验证环境:逻辑模拟器LOSIM,该模拟器中采用了九值代数系统,提高了模拟器检测竞态、险态及潜在错误的能力,元件延迟时间采用了均值/方差来代替传统的最小最大分析技术,保证了模拟精度,避免了过分悲观的模拟结果.模拟器实现中采用了比较合理的数据结构,保证了快速的正向驱动和方便的反向查寻,动态数据结构使主存空间得到了充分利用.LOSIM对循环采用了静态分析的方法,使得LOSIM可对组合网络、同步时序网络、异步时序网络和在给定的初始条件下就已存在振荡的网络进行模拟.

The architecture, organization and implementation of a simulation environment for gate array and macro-cell array design verification are described.