期刊文献+

基于两维压缩特征字分析的BIST性能分析 被引量:1

Performance Analysis of Built-in Self-Testing Based on 2-Dimensional-Compressed Signature Analysis
下载PDF
导出
摘要 在现代电子系统的设计过程中 ,由于对系统的可靠性和可维护性要求越来越高 ,因此必须针对具体情况设计相应的内建自检 (built-inself-testing,BIST)模块 ,从而保证系统能够进行准确的故障检测和故障定位与隔离。提出了一种基于两维压缩特征字分析的BIST方法 ,就其压缩原理和检测性能进行了详细分析。分析结果表明 ,通过时域和空域的两维压缩 ,可以用较短的特征字实现高故障覆盖率。该方法简单可靠 ,便于硬件实现。 The designing process of modern electronic systems demands high system reliability and maintainability. In order to perform fault detection, localization and isolation effectively, it is necessary to design a BIST (built-in self-testing) module specific for the system. This paper presents a BIST method based on 2-dimensional-compressed signature analysis. The principle of compression and performance of test are discussed in detail. With a short signature compressed 2-dimentionally both in time domain and space domain, this method can achieve a high faulty coverage ratio. Theoretical analysis shows that this method is reliable and easy to be implemented in hardware.
出处 《系统工程与电子技术》 EI CSCD 北大核心 2001年第9期1-4,共4页 Systems Engineering and Electronics
关键词 内建自检模块 信号处理 电子系统 两维压缩特征学 Signal processing Self checking Signature analysis Fault safety design
  • 相关文献

参考文献2

二级参考文献9

  • 1胡国荣 孙允恭.CORDIC算法及应用[J].信号处理,1991,(12).
  • 2胡汉南.民用导航雷达光栅扫描显示器的坐标转换电路.雷达显示技术交流会论文集[M].,1994,11..
  • 3何佩琨.一种雷达信号处理机的机内自检装置(BISTE).第五届全国信号处理学术会议论文集[M].武汉,1994..
  • 4孙亚民.数字信号处理系统的BIST设计与实现:硕士学位论文[M].北京:北京理工大学电子工程系,1997,2..
  • 5孙亚民,硕士学位论文,1997年
  • 6何佩琨,第五届全国信号处理学术会议论文集,1994年
  • 7曾芷德,数字系统测试与可测性,1992年
  • 8沈嗣昌,数字电路故障诊断,1991年
  • 9罗会钧.雷达光栅扫描彩色图形显示处理技术的研究[J].现代雷达,1992,14(4):53-59. 被引量:5

共引文献16

同被引文献7

  • 1Paschalis A, Gizopoulos D. An Effective BIST Architecture for Fast Multiplier Cores[A]. Design, Automation and Test in Europe Conference[C]. Munich: IEEE, Inc, 1999. 117-121.
  • 2Nakamura S. Algorithms for Iterative Array Multiplication[J]. IEEE Trans on Computers, 1986, 35(8) : 713-719.
  • 3Wallace C S. A Suggestion for a Fast Multiplier[J]. IEEE Trans on Elecronic Computers, 1964, 13( 1): 14-17.
  • 4Takach A B, Jha N K. Easily Testable Gate Level and DCVS Multipliers[J]. IEEE Trans on Computer-Aided Design, 1991, 10(7):932-942.
  • 5Hong S J. The Design of a Testable Parallel Multiplier[J]. IEEE Trans on Computers, 1990, 39(3) : 411-416.
  • 6Margala M, Chen Xianling. Design Verification and DFT for an Embedded Reconfigurable Low-power Multiplier in System-on-chip Applciations[A]. 14th Annual IEEE International ASIC/SOC Conference[C]. Arlington: IEEE, Inc, 2001. 230-234.
  • 7李兆麟,叶以正,毛志刚.内建自测试中多输入特征寄存器的硬件开销的减少[J].微处理机,2001,22(1):14-18. 被引量:1

引证文献1

二级引证文献4

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部