期刊文献+

LS SIMD阵列微处理器控制信号时序分析 被引量:1

ANALYSIS ON TIMING OF LS SIMD PE ARRAY CONTROL SIGNALS
下载PDF
导出
摘要 本文在介绍 L S SIMD阵列微处理器系统结构的基础上 ,重点分析了 L S SIMD处理元阵列控制信号中串行移位控制信号的时序 ,并针对存在的问题 ,提出了改进方法 ,实践证明该方法是行之有效的 ,可以运用于类似的微处理器设计中 ,以提高 VL In this paper ,the architecture of LS SIMD array microprocessor is introduced. The timing issues of the LS SIMD processor element array control signals are analysised. An advice about how to enhance reliability of VLSI is presented.
出处 《小型微型计算机系统》 CSCD 北大核心 2001年第12期1435-1437,共3页 Journal of Chinese Computer Systems
基金 国家"九五"课题资助
关键词 时序分析 SIMD阵列 微处理器 VLSI 控制信号 Timing analysing SIMD array microprocessor VLSI contral logic
  • 相关文献

参考文献3

二级参考文献9

共引文献11

同被引文献12

  • 1侯华敏,杨虹.高性能乘加单元的设计[J].微电子学,2005,35(5):509-512. 被引量:3
  • 2崔晓平.基于修正BOOTH编码的32×32位乘法器[J].电子测量技术,2007,30(1):82-85. 被引量:2
  • 3田心宇,张小林,姚英.一种可重构的高速流水线乘法器[J].电路与系统学报,2007,12(3):33-36. 被引量:2
  • 4LEE R B,SMITH M D.Media processing:a new design target[J].IEEE Micro,1996,16(4):6-9.
  • 5MENARD D,CASSEAU E,KHAN S,et al.Reconfigurable operator based multimedia embedded processor[C] // 5th Int Workshop Reconfigurable Computing:Architectures,Tools and Applications.Berlin,Germany.2009:39-49.
  • 6IWATA E,OLUKUTUN K.Exploiting coarse-grain parallism in the MPEG-2 algorithm[Z].Media Processing Laboratories,Sony Corporation.1998:1-13.
  • 7WEY C-L,LI J-F.Design of reconfigurable array multipliers and multiplier-accumulators[C] // The 2004 IEEE Conf Circ and Syst.Tainan,Taiwan,China.2004:37-40.
  • 8HONG Sanjin,MUN J-H.Design and implementation of a high-speed matrix multiplier based on word-width decomposition[J].IEEE Trans VLSI Syst,2006,14 (4):380-392.
  • 9MACSORLEY O L.High-speed arithmetic in binary computers[J].Proc IRE,1961,49(1):67-91.
  • 10WALLACE C S.A suggestion for a fast multiplier[J].IEEE Trans Elec Comp,1964,13(1):14-17.

引证文献1

二级引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部