论VHDL系统设计中的电路结构简化

简要阐述电路间化的必要性和简化电路结构的方法，然后从描述方法、设计规划和逻辑函数分析了VHDL设计中容易引起电路复杂化的原因，并提出了相应的解决方法。