期刊文献+

低功耗可编程定时器集成电路的设计

Design of a low-power programmable timer IC
下载PDF
导出
摘要 介绍了一种低功耗、高精度、高稳定性可编程定时器专用集成电路的设计,对其中的稳定性电路、低功耗问题进行了研究和分析。该电路的静态工作电流为7.8微安。 In this paper, the design of a low-power, high-precision and high-stability programmable timer ASIC is presented. The stabilizing circuit and low-power problems are studied and analyzed. The static current is only 7.8uA.
出处 《半导体技术》 CAS CSCD 北大核心 2001年第11期34-35,70,共3页 Semiconductor Technology
关键词 可编程定时器 稳定性设计 低功耗设计 专用集成电路 电路设计 programmable timer ASIC stability design low-power design
  • 相关文献

参考文献2

  • 1小柴典居 植3 田佳典.振荡/调制解调电路[M].科学出版社,2000..
  • 2小柴典居,振荡/调制解调电路,2000年

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部