期刊文献+

一种从E1信号中提取时钟的全数字锁相环 被引量:3

An All-Digital Phase Locked Loop for Clock Recovery from E1 Signal
下载PDF
导出
摘要 提出了一种从 E1信号中提取时钟的全数字锁相环。采用半脉宽移动技术设计数控振荡器 (DCO) ,使输出时钟占空比的误差小于 4%。经实验证实 ,在输入信号的频率范围为 2 .0 4 8MHz± 90 ppm且抖动满足 ITU- T G.82 3的情况下 ,该电路完全可以用于从 E1信号中提取时钟。采用数字锁相环对系统集成大有好处。 An all digital phase locked loop for clock recovery from E1 signal is presented.Half pulse width shift technique has been adopted for the circuit to achieve a duty cycle of 46% (min) and 54% (max).Hardware experiment demonstrates that the circuit can recover clock from E1 signal, and the performance can meet the ITU T G 823 recommendation.The signal frequency is between 2 048 MHz -90 ppm and 2 048 MHz +90 ppm
作者 黄海生 刘宇
出处 《微电子学》 CAS CSCD 北大核心 2001年第4期304-306,共3页 Microelectronics
基金 1998年邮电部重点科技发展计划项目 ( 980 4 5 )
关键词 锁相环 现场可编程门阵列 振荡器 专用集成电路 Phase locked loop FPGA Oscillator ASIC
  • 相关文献

参考文献5

二级参考文献2

  • 1韦乐平,光同步数字传输网,1993年
  • 2万心平,锁相技术,1991年

共引文献21

同被引文献17

  • 1陈士川.数控振荡器NCO的一种优化设计[J].通信对抗,2005(4):53-54. 被引量:9
  • 2张雅珍,于映.基于VerilogHDL语言的DPLL的数控振荡器设计[J].国外电子测量技术,2006,25(1):21-23. 被引量:4
  • 3胡华春;石玉.数字锁相环路原理与应用[M]上海:上海科学技术出版社,1990.
  • 4万心平;张厥盛.集成锁相环路:原理、特性、应用[M]北京:人民邮电出版社,1990.
  • 5Chung Chingche,Ko ChiunYao. A Fast Phase Tracking ADPLL for Video Pixel Clock Generation in 65 nm CMOS Technology[J].Solid-State Circuits,2011,(10):2300-2311.
  • 6Staszewski R B,Waheed K,Dulger F. Spur- Free Multirate All-Digital PLL for Mobile Phones in 65 nm CMOS[J].IEEE Journal of Solid-State Circuits,2011,(12):2904-2919.
  • 7Chung ChingChe,Lee ChenYi. An all-digital phaselocked loop for high-speed clock generation[J].Solid-State Circuits,2003,(02):347-351.
  • 8樊昌信;曹丽娜.通信原理[M]北京:国防工业出版社,2007.
  • 9HaskellRE;HannaDM;郑利浩;王荃;陈华锋;.FPGA数字逻辑设计教程:Verilog[M]北京:电子工业出版社,2010.
  • 10Palnitkars.Verilog;夏宇闻;胡燕祥;刁岚松;.HDL数字设计与综合[M]北京:电子工业出版社,2009.

引证文献3

二级引证文献6

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部