期刊文献+

数字锁相频率源研究与设计 被引量:1

Study and design of digital PLL frequency source
下载PDF
导出
摘要 介绍了数字锁相环的基本原理、主要技术指标及集成频率合成器Q32 36的功能特点。对Q32 36外围电路参数进行了分析设计。同时也对系统性能进行了分析。 The basic principle and the technical specification of the digital PLL and the function of the integrated frequency synthesized Q3226 are introduced. The system performances and the parameters of the auxiliary circuits of the digital PLL are analyzed
作者 刘心田
出处 《成都信息工程学院学报》 2001年第4期278-284,共7页 Journal of Chengdu University of Information Technology
关键词 数字锁相 频率源 设计 digital PLL frequency source design
  • 相关文献

同被引文献3

  • 1孙艳秋,康巍威.I^2C总线在51系列单片机系统中的实现[J].本溪冶金高等专科学校学报,2004,6(3):23-24. 被引量:3
  • 2SHUZN,LEE K L,LEUNG B H.A 2.4-GHz ringoscillator-based CMOS frequency synthesizer with a fractional divider dual-PLL architecture[J].IEEE Journal of Solidstate Circuits,2004,39(3):452-462.
  • 3PAYAM H.Analysis of the PLL jitter due to power/ground and substrate noise[J].IEEE Transactions on Circuits and Systems-Ⅰ:Regular Papers,2004,51 (12):2404-2416.

引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部