高采样率FIR滤波器的FPGA实现

介绍了一种在FPGA中可实现的FIR滤波器结构。该结构采用并行加流水线设计技术，可在40MHz的速率下运行。探讨了实现中的具体细节，用切比雪夫一致逼近法设计了滤波器并给出了仿真结果。硬件实现结果完全满足指标要求。