摘要
本论文主要介绍高压大电流VDMOS功率晶体管的研制。这次研制的VDMOSFET ,设计耐压高达 60 0V ,导通电流达到 8A ,导通电阻为 1Ω。设计中 ,按照要求 ,确定外延层浓度和厚度 ;芯片元胞结构参数 ,阱掺杂浓度 ;器件边缘保护环 ,场极板参数。在大量参阅国内外资料的基础上 ,我们提出新的芯片元胞设计方案 ,由此确定的垂直电流区宽度比以往方案缩小一个数量级 ,大大节约芯片面积 ,成功实现了把大约二万个元胞集成在一块芯片上。同时 ,在器件边缘终端结保护环设计中提出新思路 ,提高了器件可靠性 ,并有效减少芯片面积。
The development of VDMOSFET of high voltage and large current is described in the paper.To satisfy the specification,it is necessary to setup the parameter of implant and thickness of epitaxial layer,the parameters of the cell's structure,implant of p type well,the structure of chip edge guard ring and field plate,Referenced a large number of materials,a new cell's structure is brought forward,and the structure of edge guard ring is optimized.
出处
《微电子技术》
2001年第5期22-26,共5页
Microelectronic Technology
