10G以太网高速CRC的FPGA实现与优化

在现今的以太网中,CRC校验已经得到了广泛的应用。为了解决大流量的CRC校验的实时处理问题,本文提出了一种基于FPGA的流水线式的并行处理结构。并拓展出了通用的校验模块。最后采用工业级的FPGA,并用Verilog硬件描述语言实现。并搭建环境进行试验与验证。