摘要
提出了一种具有小数分频比的数字分频器的设计原理，给出了这种分频器的电路结构和数学模型，并对它的抖动性能进行分析。在分频比的纯小数部分的值接近0.75和0.25的情况下，给出了可控分频比分频器电路的改进方法。
This paper presents the principle of a controllable divider with ratio of decimal fraction,designs the structure of the circuit create the mathematics model,and analysises the jitter of the divider then gives the rebuilding method of the divider during the pure decimal fraction near the 0.75 or 0.25.
出处
《计算机工程与设计》
CSCD
2002年第3期8-9,21,共3页
Computer Engineering and Design
基金
邮电部重点科技发展计划项目(项目编号:98045)
