期刊文献⁺

任意字段

题名或关键词

题名

关键词

文摘

作者

第一作者

机构

刊名

分类号

参考文献

作者简介

基金资助

栏目信息

ESD技术沿着IC内核的小型化方向压缩I/O尺寸

ESD Technology Shrinks I/Os

下载PDF

导出

摘要自0.5μm CMOS工艺问世以来,I/O的尺寸基本上没有发生什么变化。目前,通过采用紧凑型的静电放电(ESD)设计技术,I/O可以与IC内核一道被压缩。输入-输出晶体管是实现IC内核内部的小信号(以μA计)

作者岳云

出处《世界电子元器件》 2002年第3期33-34,共2页 Global Electronics China

关键词 ESD技术 IC 小型化 I/O尺寸 CMOS 静电放电

分类号 TN432 [电子电信—微电子学与固体电子学]

引文网络
相关文献

1ESD抑制器提供30kV放电保护[J].今日电子,2015,0(10):68-68.
2杨兵,罗静,于宗光.深亚微米CMOS电路多电源全芯片ESD技术研究[J].电子器件,2012,35(3):258-262. 被引量：6
3朱利丹.何雅敬：首创ESD技术攻坚燃油净化[J].科技中国,2010(6):80-80.
4Littelfuse宣布推出新型ESD抑制器系列[J].现代制造,2015,0(39):14-14.
5王浩,卢晓东.复合电压芯片的ESD保护技术[J].微电子技术,2001,29(6):39-42.
6恩云飞.一种新的失效分析技术——光辐射检测技术[J].电子产品可靠性与环境试验,1996,14(4):45-49. 被引量：1
7业界新闻[J].今日电子,2004(12):131-142.

世界电子元器件

2002年第3期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...

;

使用帮助返回顶部