需状态化简和编码的同步时序电路设计
摘要
以实例说明怎样设计同步时序电路.
出处
《商丘师范学院学报》
CAS
2002年第2期132-133,共2页
Journal of Shangqiu Normal University
-
1赵贺,孙凤茹.同步时序电路设计中状态化简方法探讨[J].自动化与仪器仪表,2010(5):120-122. 被引量：2
-
2栾秀华.一种新的同步时序信号电路的原理及应用[J].微处理机,1997,18(3):21-24.
-
3王丽敏,胡永辉,侯雷,刘军良.基于FPGA的IRIG-B(DC)码的解码方案的设计与实现[J].时间频率学报,2012,35(4):228-234. 被引量：7
-
4王伶俐,陈偕雄.不完全确定序列机状态化简[J].电路与系统学报,1996,1(3):72-76. 被引量：2
-
5陈昕,喻明艳,叶以正.一个新的经济型状态化简软件[J].哈尔滨工业大学学报,1996,28(2):80-83.
-
6江立强,陈朝阳,沈绪榜,郑兆青.一种有效的多时钟网络时钟树综合方案[J].计算机与数字工程,2005,33(11):91-93. 被引量：1
-
7谢巍,刘明业.控制流综合中省略状态化简的可行性[J].计算机辅助设计与图形学学报,2001,13(8):679-683. 被引量：1
-
8翁载明.多输入多状态同步时序电路综合的研究[J].山东轻工业学院学报（自然科学版）,1994,8(1):7-12.
-
9杨肖君.串行数据检测器中应注意的问题[J].公安海警高等专科学校学报,2002(3):39-42.
-
10郭会娟,姚素芬.谈同步时序逻辑电路中的等价状态化简[J].国土资源高等职业教育研究,2007,0(3):24-25. 被引量：1
;
