期刊文献+

一种快速光刻模拟中二维成像轮廓提取的新方法 被引量:12

A New Method of 2D Contour Extraction For Fast Simulation of Photolithographic Process
下载PDF
导出
摘要 在一种新颖的快速光刻模拟算法的基础上 ,提出了一种新的基于稀疏空间点光强计算的二维成像轮廓提取算法 .该算法能够根据版图特点合理选择采样线的位置 ,有效地确定轮廓线存在的范围 ,并根据在采样线上光强单调分布的特性来快速地搜寻轮廓点 .实验表明 ,这是一种快速高效的轮廓提取方案 ,能够适应光学邻近校正中巨大的运算量 . A new fast algorithm used for simulating optical intensity profile on silicon wafer is introduced,and a new algorithm for 2D contour extraction of shaped silicon areas based on intensity simulation of sparse aerial points is presented.This algorithm gives out groups of sampling lines according to the mask layout,thus effectively delimits the searching area for contours on wafer.A searching scheme to locate contour point on a sampling line having monotonous intensity distribution is presented and discussed in detail.It indicateds that it is a fast,efficient and practial way to calculate area contours on silicon,and a fitable algorithm for the huge number of calculating of the optical proximity correction.
出处 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2002年第7期766-771,共6页 半导体学报(英文版)
基金 国家自然科学基金资助项目 (批准号 :6 0 176 0 15 )~~
关键词 光刻 二维成像轮廓 提取 光学邻近校正 OPC 集成电路 optical proximity correction photolithographic process simulation 2D contour extraction
  • 相关文献

参考文献1

二级参考文献11

  • 1杜惊雷.光学光刻中的邻近效应研究.四川大学博士论文[M].成都,1999,4..
  • 2Du J,Microelectron Eng,2000年
  • 3杜惊雷,激光技术,2000年,24卷,4期,193页
  • 4Du J,Microelectron Eng,1999年,46卷,73页
  • 5杜惊雷,博士学位论文,1999年
  • 6Chen J F,SPIE 3051,1997年,790页
  • 7Han W S,SPIE 2440,1995年,494页
  • 8Lin A C,IEEE Trans Electron Devices,1983年,30卷,10期,1251页
  • 9杜惊雷,黄奇忠,姚军,粟敬钦,郭永康,崔铮,沈锋.灰阶掩模实现光学邻近校正及计算模拟研究[J].光学学报,1999,19(5):698-702. 被引量:8
  • 10杜惊雷,粟敬钦,姚军,张怡霄,高福华,杨丽娟,崔铮.亮暗衬线法校正邻近效应及其实验研究[J].激光技术,2000,24(4):213-217. 被引量:1

共引文献4

同被引文献82

  • 1侯劲松,王泽毅,周春玲.二维任意形状寄生电阻电容的边界元计算[J].计算机辅助设计与图形学学报,1996,8(3):215-221. 被引量:2
  • 2王泽毅,周文明,元彦宏.三维寄生电阻电容直接边界元计算[J].计算物理,1997,14(2):238-242. 被引量:1
  • 3Lefebvre M,et al.The future of custom cell generation in physical synthesis[A].Design Automation Conference[C].Anaheim,California,United States,1997.446-451.
  • 4Kahng A B,et al.Subwavelength lithography and its potential impact on design and EDA[A].Design Automation Conference[C].New Orleans,Louisiana,United States,1999.799-804.
  • 5Wong A K.Microlithography:trends,challenges,solutions,and their impact on design[J].Micro,IEEE,2003,23(2):12-21.
  • 6Torres J A,et al.RET compliant cell generation for sub-130nm processes[A].Proc.Design,Process Integration,and Characterization for Microelectronics[C].Santa Clara,California,United States,2002,SPIE Vol.4692,529-539.
  • 7Xiaolang Y,et al.Architecture of a post-OPC silicon verification tool[A].ASICON[C].Beijing,2003.1365-1368.
  • 8Hindmarsh R D.JOGM:A CMOS cell layout style using jogged transistor gates[A].Design Automation Conference[C].Grenoble,France,1993.48-53.
  • 9Terasawa T.Embedded tutorial:subwavelength lithography[A].Proceedings of the ASP-DAC 2000[C].Yokohama,Japan,2000.295-300.
  • 10Otto O W,Henderson R C.Integrating proximity effects corrections with photo mask data preparation.SPIE,1995,2440:184.

引证文献12

二级引证文献11

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部