期刊文献+

针对ASIC中记忆部件的易测试性设计技术 被引量:1

The DFT Technology for the Memory Units in ASIC
下载PDF
导出
摘要 本文提出了一种简洁有效的、针对ASIC中记忆部件的易测试性设计技术 ,可消除部分不可测故障 ,提高故障覆盖率。 A new,simple and effective DFT technology for the memory units in ASIC is presented in this paper to test some untestable faults and improve the fault coverage ratio.
出处 《计算机工程与科学》 CSCD 2002年第4期68-70,共3页 Computer Engineering & Science
基金 国家自然科学基金重点项目资助 (6993 3 0 3 0 ) 国家"八六三"高技术研究发展计划基金 (863 3 0 6 ZD11 0 1 1) 教育部"跨世纪优秀人才培养计划基金"资助项目 (教技函 [2 0 0 0 ] 1号文件 )
  • 相关文献

同被引文献7

  • 1Mahlke S A, Hank R E, Bringmann R A, et al. Characterizing the Impact of Predicated Execution on Branch Prediction [A]. Proceedings of the 27^th Annual International Symposium on Microarchitecture[C], San Jose, CA, 1994:217-227.
  • 2McCormick J E. Supporting Predicated Execution: Techniques and Tradeoffs [D]. University of Illinois at Urbana-Champaign, 1996.
  • 3Carter L. Compiler and Hardware Predicated Dependency Analysis and Scheduling[D]. University of California, San Diego, 2002.
  • 4Darsch A,Seznec A. Out-of-order Predicated Execution with Translation Register Buffer [R]. Technical Report PI-1573, IRISA, 2003.
  • 5Huck J. Introducing the IA-64 Architecture[J]. IEEE Micro, 2000,20(5):12-23.
  • 6McNairy C,Soltis D. Itanium 2 Processor Microarchitecture[J]. IEEE Micro, 2003,23(3).
  • 7WANGYongwen ZHANGMinxuan.IMPACT XP: An Integrated Performance/Power Analysis Framework for Compiler and Architecturefor Research[J].Chinese Journal of Electronics,2004,13(2):250-253. 被引量:1

引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部