期刊文献+

采用JTAG结构实现SoC芯片的片上仿真器及接口 被引量:6

An Implementation of the SoC On-Chip-Emulator and Interface Used JTAG Architecture
下载PDF
导出
摘要 片上仿真(OnChipEmulation)是系统级芯片(System-on-a-Chip,SoC)进行调试与诊断的新型方法。文章讨论了一种采用JTAG结构实现SoC芯片片上仿真器的方法。此方法已应用于以CCORE为核心的SoC设计平台上。 The On-Chip-Emulation is a new method of debugging and diagnoses for the System-on-a-Chip(SoC).An method of implementation of the SoC On-Chip-Emulator and interface used JTAG architecture is discussed in this paper.And this method had been used in the SoC platform based on the CCORE.
出处 《计算机工程与应用》 CSCD 北大核心 2002年第16期240-243,共4页 Computer Engineering and Applications
关键词 JTAG结构 SOC芯片 片上仿真器 接口 系统级芯片 System-on-a-Chip,On-Chip-Emulation,JTAG,Debugging
  • 相关文献

参考文献2

  • 1[1]IEEE Standard Test Access Port and Boundary-Scan Architecture [S].IEEE std 1 149.1-1990,IEEE Computer Society,IEEE New York,1990
  • 2[2]Motorola. MMC2107 Technical Data. Rev 2.0,Motorola,Inc,2000,http://e-www.motorola.com

同被引文献26

  • 1于宗光.IEEE 1149.1标准与边界扫描技术[J].电子与封装,2003,3(5):40-47. 被引量:19
  • 2李建昌,赵博生,鲍胜荣,钟锐.基于ARM7TDMI的SoC芯片的FPGA验证平台设计[J].电子工程师,2004,30(9):6-9. 被引量:6
  • 3侯树梅,王世震.汽车车身总线应用现状及发展趋势[J].汽车电器,2004(11):1-3. 被引量:7
  • 4丰玉田,付宇卓,赵峰.大规模SoC设计中的高效FPGA验证技术的研究与实现[J].电子技术应用,2006,32(2):110-114. 被引量:13
  • 5Ing-Jer Huang,Chung-Fu Kao,Hsin-Ming Chen et al.A retargetable embedded in-circuit emulation module for microprocessors [J].Design & Test of Computers,IEEE,2002;19(4):28-38.
  • 6IEEE Std 1149.1-2001.IEEE Standard Test Access Port and Boundary-Scan Architecture[S].
  • 7AERTS J. Scan chain design for test time reductionin core-based ICs [ J ]. Proc Int Test Conf, 1998, 20(5) : 448~457.
  • 8GHOSH I, JHA N K. A low overhead design for testability and test generation technique for core-based systems [J]. Proc Int Test Conf, 1997, 39(3) : 50~59.
  • 9CHAKRABARTY K. Design of system-on-a-chip test access architectures under place-and-route and power constraints [J]. Proc Des Auto Conf, 2000, 13(9) : 432~437.
  • 10PIGUET C, MASGONTY J M. Low-power design of 8-bit embedded cool rise microcontroller cores [J]. IEEE Trans on Comp-Aided Des of Integ Cir & Sys, 1997, 32(7) : 106~111.

引证文献6

二级引证文献7

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部