数字解调器设计与实现

针对通信系统中解调电路体积大、结构复杂、抗干扰能力差等缺点,通过深入研究数字解调原理,设计并实现了基于FPGA的QPSK全数字中频解调器。该系统采用数字Costas环来完成载波同步电路设计,同时采用基于Gardner算法的位同步环路完成符号抽样判决处理,并利用Modelsim和Matlab等软件对各个关键技术模块进行了仿真验证,最后通过在线调试得到测试结果。测试结果表明,该数字解调系统具有较高的数据传输速率、较低的误码率以及较大的载波同步及位同步捕获带宽。