期刊文献+

基于内建自测试的测试向量生成方法 被引量:1

Test Vector Generation Methods Based on BIST
下载PDF
导出
摘要 内建自测试(BIST)方法是目前可测性设计(DFT)中最具应用前景的一种方法。BIST能显著提高电路的可测性,而测试向量的生成是关系BIST性能好坏的重要方面。测试生成的目的在于,生成可能少的测试向量并用以获得足够高的故障覆盖率,同时使得用于测试的硬件电路面积开销尽可能低,测试时间尽可能短。本文对几种内建自测试中测试向量生成方法进行了简单的介绍和对比研究,分析各自的优缺点,并在此基础上探讨了BIST面临的主要问题和发展方向。 BIST is the most promising method in DFT. BIST can significantly improve the testability of the circuits, and test vec-tor generation is one of the most important parts of BIST. The focus of test vector generation is how to generate new vectors as few as possible that can achieve fault coverage sufficiently while test circuits area overhead and the testing time should be as little as pos-sible. In this paper, many methods for test vector generation are analyzed and contrasted. In the end, we discuss issues to be resolved and its development direction.
作者 魏淑华 禚永
出处 《电脑与电信》 2014年第6期44-46,57,共4页 Computer & Telecommunication
基金 北京市教委科研计划,项目编号:KM201410009005
关键词 可测性设计 内建自测试 测试向量生成 线性反馈移位寄存器 Design for Test(DFT) Built in Self Test(BIST) test vector generation linear feedback shift register
  • 相关文献

参考文献5

  • 1陆思安,史峥,严晓浪.面向系统芯片的可测性设计[J].微电子学,2001,31(6):440-442. 被引量:10
  • 2Wey C L, Built-in self-test (BIST) structure for analog circuit fault diagnosis [J]. IEEE Transactions on Instrumentation and Measurement, 1990,39(3) : 517 - 521.
  • 3李立健,赵瑞莲.减少多种子内建自测试方法硬件开销的有效途径[J].计算机辅助设计与图形学学报,2003,15(6):662-666. 被引量:10
  • 4雷绍冲.VLSI测试方法学和可测性设计[M].北京:电子工业出版社,2005.
  • 5Wang S M. DS-LFSP.: A B1ST TI'G tbr Low Switching Activity [J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2002,21 (7) : 842-851.

二级参考文献13

  • 1Rabaey J M.数字集成电路设计透视[M].北京:清华大学出版社,1999.672-684.
  • 2Nelson V P Nagle H T.数字逻辑电路分析与设计[M].北京:清华大学出版社,1997.777-781.
  • 3Chang H,Surviving SO Crevolution:aguidetoplat form based design,1999年,163页
  • 4张明,Verilog HDL实用教程,1999年
  • 5Rabaey J M,数字集成电路设计透视,1999年,672页
  • 6Nelson V P,数字逻辑电路分析与设计,1997年,777页
  • 7Akers S B, Jansz W. Test set embedding in a built-in self-test environment[A]. In: Proceedings of International Test Conference, Washington D C, 1989. 257~263
  • 8Dufaza C, Viallon H, Chevalier C. BIST hardware generator for mixed test scheme[A]. In: Proceedings of European Design and Test Conference, Paris, 1995. 424~430
  • 9Chen C, Gupta S K. A methodology to design efficient BIST test pattern generators[A]. In: Proceedings of International Test Conference, Washington D C, 1995. 814~823
  • 10Koenemann B. LFSR-coded test patterns for scan designs[A]. In: Proceedings of European Test Conference, Munchen, 1991. 237~242

共引文献18

同被引文献5

引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部