期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
Cadence Allegro TimingVision1环境加快高速PCB接口时序闭合的三种方法
下载PDF
职称材料
导出
摘要
1简介 在先进的高速接口上,时序闭合可能是一个反复的过程,可能会耗时又令人备受挫折。PCB设计师需要一些方法和工具,让这一过程更加高效,从而推动设计在整体上更快地上市。本文探讨全新Cadence Allegro TimingVisionTM环境加快高速PCB接口时序闭合的三种方法。
作者
Hemant Shah
机构地区
Cadence公司
出处
《中国集成电路》
2014年第8期29-31,共3页
China lntegrated Circuit
关键词
CADENCE
ALLEGRO
高速PCB
接口时序
环境
高速接口
设计师
分类号
TN41 [电子电信—微电子学与固体电子学]
引文网络
相关文献
节点文献
二级参考文献
0
参考文献
0
共引文献
0
同被引文献
0
引证文献
0
二级引证文献
0
1
珍花.
0.13微米IC设计所遇到的困难[J]
.电子产品世界,2002,9(05A):58-59.
2
设计工具解决时序、功率、面积和进度可预测性[J]
.电子设计技术 EDN CHINA,2007,14(9):12-12.
中国集成电路
2014年 第8期
职称评审材料打包下载
相关作者
内容加载中请稍等...
相关机构
内容加载中请稍等...
相关主题
内容加载中请稍等...
浏览历史
内容加载中请稍等...
;
用户登录
登录
IP登录
使用帮助
返回顶部