摘要加解密子系统是安全芯片的核心模块，该系统的运算速率直接影响到了整个安全芯片的性能。本文提出了一种嵌入式高速加解密子系统，属于国家十二五科技重大专项的科研成果。该系统设计并采用了一种新型协处理器——数据流控制单元（Flow Control Unit，FCU），另外还采用了软件流水线、AHB-Lite总线等多种加速策略。经实际测试检验，该加解密子系统成功实现了SM1高速加解密功能，从而对嵌入式信息安全产品的SOC设计提供了有力参考。
1KaiJie Huang, De Ma, etal. An IP-XACT Standard Based SoC Design Methodology[J]. 2012.10.
2Jin-Hua Hong, Tun-Kai Yao, etal. Design and Implementation of a Low-power Cryptosystem SoC[C]. 52nd IEEE International Midwest Symposium on Circuits and Systems, 2009:1179 - 1182.
