期刊文献+

RS码并行编码器的设计实现

Design and implementation of parallel RS Encoder
下载PDF
导出
摘要 RS码是一类具有很强纠错能力的多进制BCH码,也是一类典型的代数几何码。文中分析了GF(2)8域上的RS(255,223)码编码器的基本原理,并在Xilinx Xc6vsx315t FPGA上设计实现了RS(255,223)高速并行编码器。 RS code is a multi-band BCH code and has very strong capability of correcting random and burst errors, and also is a typical algebraic geometry codes. This paper analyses the principle of RS encoder in GF(2s), then designs and implements the high-speed parallel RS encoder in Xilinx Xc6vsx315t FPGA.
作者 李双焕
出处 《信息技术》 2015年第2期206-208,共3页 Information Technology
关键词 RS码 编码器 高速并行 RS code encoder high-speed parallel
  • 相关文献

参考文献7

二级参考文献9

  • 1张国华,王菊花,周诠.基于新Euclid实现结构的高速RS译码方案及FPGA实现[J].空间电子技术,2004,1(3):25-30. 被引量:2
  • 2石俊峰,王宇,孙辉先.符合CCSDS标准的RS(255,223)码译码器的FPGA实现及其性能测试[J].空间科学学报,2005,25(4):309-314. 被引量:9
  • 3王新梅 肖国镇.纠错码-原理与方法[M].西安:西安电子科技大学出版社,2003..
  • 4Hanho Lee. High - Speed VLSI Architecture for Parallel Reed-Solomon Decoder[J]. IEEE Trans. on VLSI system,2003,11(2) :288 - 294.
  • 5Hasan M A, Bhargava V K. Architecture for a Low Complexity Rate - adaptive Reed - Solomon Encoder[J].IEEE Trans. on Computers, 1995,44(7) :938 - 942.
  • 6Shao Howard M, Reed Irving S. On the VLSI Design of a Pipeline Reed-Solomon Decoder Using Systolic Arrays[J].IEEE Trans. on Computers, 1998,37(10):1 273 - 1 280.
  • 7Hasan M A,Bhargava V K,T Le-Ngoc.Algorithms and Architectures for the Design of AVLSI Reed-solomon Codes[]..1994
  • 8Shao H M,Truong T K,Deutsch L J,et al.A VLSI Design of a Pipeline Reed-Solomon Decoder[].IEEE Transactions on Computers.1985
  • 9I.S. Reed,M.T. Shih,and T.K. Truong.VLSI design of inverse-free berlekamp-Massey algorithm[].IEE Proceeding-E.

共引文献24

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部