期刊文献+

一种抗单粒子翻转的D触发器 被引量:1

Study on A SEU-Hardened D Flip-Flop
下载PDF
导出
摘要 以互锁存储单元(DICE)结构为基础,采用0.35μm CMOS工艺,设计了一种具有抗单粒子翻转的带置位端的D触发器。通过将数据存放在不同节点以及电路的恢复机制,使单个存储节点具有抗单粒子翻转的能力。通过Spectre仿真,测试了触发器的抗单粒子翻转能力。在版图设计中采用增大敏感节点距离和MOS管尺寸的方法进一步提高了D触发器抗单粒子翻转的能力。 Based on dual interlocked storage cell (DICE )architecture,0.35μm CMOS process is used to design a D flip -flop which is immune to single -EVENT upset with set control.Through recovery mechanism of the circuit single event effect,the single event upset (SEU)immunity is achieved by storing data on different nodes.SEU of the circuit is simulated by Spectre.In the layout design,the methodology such as increasing distance between sensitive nodes and size of MOS transistors,is used to further improve ability immune to single -EVENT upset.
作者 杨玉飞
出处 《微处理机》 2015年第1期10-12,15,共4页 Microprocessors
关键词 集成电路设计 单粒子翻转 双互锁存储单元 D触发器 Integrated circuit design SEU DICE D flip -flop
  • 相关文献

参考文献2

二级参考文献3

  • 1Bessoy D, Velazco R. Design of SEU-hardened CMOS memory cells: the HIT cell [C]. Proceeding 1993 RADECS Conference, 1993:563-570
  • 2Calin T, Nicolaidis M, Velazco R. Upset hardened memory design for submicron CMOS technology [J]. IEEE Trans. Nucl. Sci, 1996, 43(6): 2874-2878
  • 3Bhuva B L, Black J D, Massengill L W. RHBD techniques for mitigating effects of single-event hits using guardgates[J]. IEEE Trans. Nucl. Sci, 2005, 52(6): 2531-2535

共引文献9

同被引文献11

引证文献1

二级引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部