摘要
在集成电路测试领域,因客观存在的通道传输延迟而导致集成电路测试系统对交流参数测量准确度降低是不可避免的。尽管时域反射技术的应用在一定程度上解决了这一问题,但是仍然无法完全解决传输延迟所带来的所有问题。论文以泰瑞达J750EX集成电路测试系统为平台,通过实验证实数字通道在传输延迟修正后存在逻辑异常的现象,并分析其发生的原因。
In the field of IC testing,the accuracy reducing caused by the channel transmission delay in AC parameters testing cannot be avoided.Although the application of the time domain reflection technology can solve some problem,it can not solve all.In this paper,the Phenomenon of digital channel logic error is shown when happening after the transmission delay is correction in Teradyne J750 EX,and the source is analyzed.
出处
《计算机与数字工程》
2015年第1期32-35,共4页
Computer & Digital Engineering
关键词
测试系统
数字通道
竞争冒险
automatic test system
digital channel
hazard
