期刊文献+

基于FPGA全参数化CRC的推导及实现 被引量:5

Derivation and implementation of full parametric CRC base on FPGA
下载PDF
导出
摘要 提出一种新型的全参数化CRC算法。详细地介绍全参数化CRC的算法原理,并给出算法公式的推理过程及结果,通过Verilog语言设计实现,给出了基于FPGA平台的仿真波形图,并成功应用于工程项目当中,最后详细分析了全参数化CRC算法在实现过程中的优势。这里提出的全参数化CRC算法,可以通过参数化配置,实现CRC-4、CRC-8、CRC-12等任何CRC-X的运算,亦可以实现任何数据位宽(数据位宽小于等于CRC校验码位宽)、任意生成多项式的CRC运算。 The new fullparameterization CRC algorithm is presented in this paper. The principle of the fullparameter CRC algorithm is introduced in detail. The reasoning process and results of the algorithm formula given. It was ultimately realized through the Verilog language and was applied to engineering projects. The simulation waveform based on FPGA is given. The advantage of the fullparameterization CRC algorithm in the realization process is analyzed. The fullparameterization CRC algorithm proposed in this paper can be achieve any CRCX(CRC4,CRC8,CRC12,etc.)computing by parameterized configuration,and can also implement any data bit width(data width less than or equal to CRC check code bit width)and any CRC operation generating polynomial.
出处 《现代电子技术》 北大核心 2015年第8期154-158,共5页 Modern Electronics Technique
关键词 全参数化 CRC算法 VERILOG FPGA 以太网 Verilog FPGA Full parameterization CRC algorithm Verilog FPGA Ethernet
  • 相关文献

参考文献7

二级参考文献24

  • 1卞新高,宋莉莉,史中权.车辆旋转连接部件综合信号传输系统设计[J].河海大学常州分校学报,2004,18(4):54-57. 被引量:1
  • 2王福源,何进.循环纠错码的VHDL语言实现[J].郑州大学学报(理学版),2005,37(3):48-50. 被引量:1
  • 3黄伟,罗新民.基于FPGA的高速数据采集系统接口设计[J].单片机与嵌入式系统应用,2006,6(4):34-37. 被引量:19
  • 4叶懋,刘宇红,刘桥.CRC码的FPGA实现[J].重庆工学院学报,2007,21(5):85-87. 被引量:11
  • 5刘新宁,王超等.一种快速CRC算法的硬件实现方法.南京:2003.
  • 6Weidong Lu and Stephan Wong. A Fast CRC Update Implementation.
  • 7Koopman, P. 32-bit cyclic redundancy codes for Internet applications, Intl. Conf. Dependable Systems and Networks (DSN), Washington DC, 2002, 7:459-468.
  • 8Lin, Shu & D. Costello. Error Control Coding, Prentice-Hall, 1983.
  • 9Baicheva, T., S. Dodunekov & P. Kazakov. On the cyclic redundancy-check codes with 8-bit redundancy, Computer Communications, 1998,21:1 030-1 033.
  • 10Castagnoli G., S. Braeuer & M. Herrman. Optimization of Cyclic Redundancy-Check Codes with 24 and 32 Parity Bits, IEEE Trans. on Communications, 1933,41 (6).

共引文献44

同被引文献38

引证文献5

二级引证文献6

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部