期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

MCML结构高速数模转换器的设计 被引量：1

The design of MCML structure high speed DAC
下载PDF
导出
摘要 本文基于MCML结构,采用TSMC 0.18μm 1P6M CMOS标准工艺设计方法,通过模拟仿真试验,设计出了一个8位分段式全温度计编码的高速数模转换器,该电路在采样频率为1 GHZ,输入正弦波频率为122 MHz时,SFDR达到了58.35 d B,在采样频率为2 GHZ,输入正弦波频率为244 MHz时,SFDR达到了50.21 d B。 A 8-bit sub-section full thermometric coded high speed DAC with MCML structure was designed in TSMC 0.18p,m 1P6M CMOS standard process .The SFDR of the DAC is 58.35 dB when the signal frequency is 122 MHz at 1GHz sample frequency. The SFDR of the DAC is 50.21dB when the signal frequency is 244MHz at 2GHz sample frequency.
作者 邹恒 齐增亮 罗友哲 姚伟华
机构地区 陕西省电子信息产品监督检验院
出处 《电子设计工程》 2015年第11期141-143,共3页 Electronic Design Engineering
关键词 MCML DAC CMOS 电流源 匹配误差 MCML DAC CMOS current source matching error
分类号 TN65 [电子电信—电路与系统]
  • 相关文献

参考文献6

  • 1YUAN Ling,NI Wei-ning,SHI Yin. A 10bit 2GHZ CMOS D/ A Converter for High_speed system application[J]. Journal of Semiconductor, 2012,28 (10): 1540-1544.
  • 2Yamashina M,Yamada H. MOS current mode logic MCML circuit for low-power GHZ processors[J]. NEC Res.Develop, Jan.1995,36( 1 ):54-63.
  • 3Yamashina M,Yamada H. A CMOS current mode logic (MCML) circuit for low power sub-GHz processors [J]. IEICE Transactions on Electronics, 1992( 10):1181-1187.
  • 4Ismail A H,Elmasry M I. A low power design approach for mos current model logic[J]. SOC Confercnce,2003:143-146.
  • 5Shahnam Khabirim,MaithamShams. A mathematical pro- gramming approach to designing MOS current-mode logic circuits and systems[J]. Model and Design of Bipolar and MOS Current-Mode Logic, 2005 (3) : 2425-2428.
  • 6刘毅,宫俊,杨银堂,韩茹.MCML结构高速低功耗加法器设计[J].微电子学与计算机,2004,21(11):161-163. 被引量：1

二级参考文献4

  • 1Akira Tanabe. 0.18um CMOS10-Gb/s Multiplexer/Demultiplexer Ics Using Current Mode Logic with Tolerance to Threshold Voltage Fluctuation. IEEE J Solid-State Circuits, June 1996,36(6).
  • 2Intel Corp, Intel Pentium 4 Optimization Guide, Intel Corp,Santa Clara, CA, 2002.
  • 3M Yamashina and H Yamada. MOS Current Mode Logic MCML Circuit for Low-power GHz Processors. NEC Res.Develop, Jan. 1995,36(1): 54～63.
  • 4P Ng, P T Balsara, and D Steiss. Performance of CMOS Differential Circuits. IEEE J. Solid-State Circuits, June1996,31: 841～846.

同被引文献13

  • 1秦健.一种基于PWM的电压输出DAC电路设计[J].现代电子技术,2004,27(14):81-83. 被引量：38
  • 2武传华,程水英.PWM在几种模拟通信信号数字调制解调中的应用[J].电路与系统学报,2005,10(3):149-152. 被引量：5
  • 3高正平,徐骏宇,黄汉辉.PWM在合成语音输出电路中的应用[J].电子科技大学学报,2006,35(1):115-117. 被引量：5
  • 4JohnPUyemura.超大规模集成电路与系统导论[M].北京:电子工业出版社,2004.
  • 5David A Johns, Ken Martin.模拟集成电路设计[M].北京:机械工业出版社,2005:222-224.
  • 6BehzadRazavi.模拟CMOS集成电路设计[M].王志华,译.北京:机械工业出版社,2013.
  • 7Wang C.Y,Roy K.COSMOS:A continuous optimization appr- oach for maximum power estimation ofCMOS circuits[C]//Procee- dings of International Conference on Computer-Aided Design , 1997.
  • 8Ren Z.Y,Krogh B.H,Marculescu R.Hierarchical adaptive dynamic power management [C]// Proceedings of Design, Auto- mation and Test in Europe Conference and Exhibition, 2004.
  • 9Hang G.Q.Adiabatic CMOS gate and adiabatic circuit design for low-power application[C]//Proceedings of the 2005 Asia and South Pacific Design Automation Conference, 2005.
  • 10BehzadRazavi.$.tCMOS集成电路设计[M].陈贵灿,译.西安:西安交通大学出版社.2003.

引证文献1

二级引证文献2

电子设计工程
2015年 第11期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部