期刊文献+

半导体集成电路可靠性测试及数据处理方法 被引量:2

下载PDF
导出
摘要 可靠性是分析产品使用年限的一门全新学科,可以明确地反映出产品质量。随着全新的材料以及工艺的运用,半导体集成电路的线宽开始降低,集成度也不断提升,其对于集成电路可靠性也提出了更加严格的要求。近些年来,我国的集成电路制造产业开始得到快速的发展,这也为国内集成电路可靠性的研究创造了较好的条件。文章主要分析了半导体集成电路的晶圆级可靠性测试以及相关的数据处理手段。
作者 雷凤霞
出处 《天津中德职业技术学院学报》 2015年第4期100-102,共3页 Journal of Tianjin Sino-German Vocational Technical College
  • 相关文献

参考文献2

二级参考文献15

  • 1FANTINI F. Reliability problems with VLSI [J]. Mieroelec Reliab, 1984, 24(2) : 275-296.
  • 2GARRARD S. Production implementation of a practical WLR program [C] // IEEE/SEMI Advan Semicond Manufac Conf. South Portland, USA. 1994: 144-146.
  • 3LI Xiaojun. Deep submicron CMOS VLSI circuit reliability modeling, simulation and design [D]. Maryland,USA : University of Maryland, 2005.
  • 4PAPP A, BIERINGER F, KOCH D, et al. Use of test structures for a wafer-level-reliability monitoring [C] //Proc IEEE Int Conf Microelec Test Struc. Munich, Germany. 1996. 267-271.
  • 5KACZER B, DEGRAEVE R, RASRAS M, et al. Impact of MOSFET gate oxide breakdown on digital circuit operation and reliability [J]. IEEE Trans Elec Dev, 2002, 49(3): 500-506.
  • 6KACZER B, DEGRAEVE R, RASRAS M, et al. Analysis and modeling of a digital CMOS circuit operation and reliability after gate oxide breakdown: a case study [J]. Microelec Reliab, 2002, 42(5): 555-564.
  • 7MIL-PRF-38535J. General specification for integrated circuits (microcircuits) manufacturing [S]. Washington: Department of Defense, 2007.
  • 8JESD35-1. General guidelines for design test structures for the wafer-level-reliability testing of thin dielectrics [S]. Arlington: EIA, 1995. JESD35-2.
  • 9Test criteria for the wafer-level testing of thin dielectrics [S]. Arlington:EIA, 1996.
  • 10JESD35-A. Procedure for the wafer-level testing of thin dielectrics [S]. Arlingtom EIA, 2001.

共引文献4

同被引文献9

引证文献2

二级引证文献3

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部